Intel vs. Samsung vs. TSMC

Vergleich der Roadmaps der drei großen Foundries

• Die drei großen Foundries Intel, Samsung und TSMC haben begonnen, zentrale Teile ihrer Roadmaps für kommende Chip-Technologiegenerationen offenzulegen.
• Alle drei planen, das Transistor-Scaling bis in den Bereich von 18/16/14 Å fortzusetzen, mit einem möglichen Übergang von Nanosheet- und Forksheet-FETs zu Complementary FETs (CFET).
• AI/ML und die Datenexplosion sind die wichtigsten Treiber.
• Zur Verbesserung der Ausbeute zeichnet sich ein Trend zur Nutzung von Arrays mit redundanten und stark homogenen Verarbeitungselementen ab.
• Ebenfalls zunehmend verbreitet ist der Ansatz, Dutzende oder Hunderte von Chiplets auf einem Substrat in einer 2.5D-Konfiguration zu integrieren.
• Alle drei entwickeln vollständige 3D-ICs und wollen zudem heterogene Optionen anbieten, bei denen Logik auf Logik gestapelt und auf einem Substrat montiert wird (auch als 3.5D oder 5.5D bezeichnet).

Der rasante Trend zu massenhaft individualisiertem Design

• Domain-spezifische Designs deutlich schneller als früher auf den Markt zu bringen, ist entscheidend geworden, um wettbewerbsfähig zu bleiben.
• Dafür sind grundlegende Veränderungen bei Chipdesign, Fertigung und Packaging erforderlich.
• Benötigt werden Standards, innovative Interconnect-Methoden und Zusammenarbeit über verschiedene Engineering-Disziplinen hinweg.
• Dieser Ansatz des sogenannten „Mass Custom Design“ steht für die nächste Phase von Moore’s Law.

Herausforderungen beim Zusammenspiel heterogener Chiplets

• Die erste Herausforderung besteht darin, heterogene Chiplets auf vorhersehbare Weise miteinander zu verbinden.
• Der Fokus liegt auf der Entwicklung der Standards Universal Chiplet Interconnect Express (UCIe) und Bunch of Wires (BoW).
  • Diese Konnektivität ist für alle drei ein zentraler Anspruch, zugleich aber auch einer der größten Unterschiede zwischen ihnen.
• Intel nutzt die Embedded Multi-Die Interconnect Bridge (EMIB).
  • Chiplets mit begrenzter Funktionalität werden in einem sockelbasierten Ansatz passend zu den Spezifikationen entwickelt.
  • Intel stellt dafür Package Assembly Design Kits bereit.
• Samsung verwendet eine eingebettete Bridge, die als 2.3D oder I-Cube ETM bezeichnet wird.
  • Dabei werden Subsysteme an die Bridge angebunden, um die Verarbeitungsgeschwindigkeit zu erhöhen.
  • Samsung baut Mini-Konsortien für bestimmte Zielmärkte auf.
  • Außerdem wurde mit 3DCODE eine eigene Systemtechnologiesprache vorgestellt.
• TSMC experimentiert mit einer Vielzahl von Optionen.
  • Angeboten werden unterschiedliche Packaging-Optionen wie RDL- und Non-RDL-Bridges, Fan-Out, 2.5D Chip-on-Wafer-on-Substrate (CoWoS) und System On Integrated Chips (SoIC).
  • Mit 3Dblox wurde zudem eine neue Sprache eingeführt, die ein übergeordnetes Designschema bereitstellt, das physische und Konnektivitätskomponenten zusammenführt.

Roadmap der Prozesstechnologien

• Samsung will voraussichtlich ab 2027 den 14-Å-Prozess SF1.4 einführen und dürfte 18/16 Å überspringen.
  • Die Roadmap zeigt das Stapeln eines 2nm-(SF2)-Dies auf einem 4nm-(SF4X)-Die, das wiederum auf einem weiteren Substrat montiert wird.
  • Ab 2027 plant Samsung, SF1.4 auf SF2P zu stapeln.
• Intel will noch in diesem Jahr den 18A-Prozess einführen und einige Jahre später 14A nachlegen.
  • Intel plant, mit Foveros Direct 3D Logik auf Logik zu stapeln.
• TSMC will 2027 den A16-Prozess ergänzen.
  • CoWoS wird bereits für Advanced Packaging von AI-Chips von NVIDIA und AMD eingesetzt.
  • Die SoIC-Technologie zielt darauf ab, Speicher auf Logik zu stapeln und weitere Elemente wie Sensoren zu integrieren.

Weitere Innovationstechnologien

• Samsung hat Pläne für kundenspezifisches HBM vorgestellt, bei denen 3D-DRAM-Stacks unter einer konfigurierbaren Logikschicht verpackt werden.
• Intel entwickelt die PowerVia-Technologie, die Strom über die Rückseite des Chips zuführt, um Probleme bei der Energieversorgung infolge steigender Transistordichte zu lösen.
• Auch TSMC und Samsung entwickeln Technologien zur rückseitigen Stromversorgung.
• Intel hat Pläne zur Einführung von Glassubstraten angekündigt, die Vorteile bei Planarität und geringerer Defektrate bieten.
• Auch TSMC und Samsung arbeiten an Glassubstrat-Technologien.

Die Bedeutung des Ökosystems

• Die Fähigkeit der Foundries, ein Ökosystem aufzubauen, wird immer wichtiger.
• Der Grund ist, dass die Halbleiterindustrie so komplex geworden ist, dass kein einzelnes Unternehmen alles allein leisten kann.
• Gleichzeitig wird es für EDA-Anbieter mit der weiter steigenden Zahl an Prozessschritten zunehmend schwieriger, jede Veränderung oder Verbesserung zu unterstützen.

Fazit

• Probleme in der Halbleiter-Lieferkette und die geopolitische Lage verstärken die Notwendigkeit, die Fertigung in den USA und Europa neu aufzustellen.
• Der Kern des Wettbewerbs ist die „Fähigkeit, schnelle und effiziente Lösungen bereitzustellen“.
• Der Wettbewerb zwischen Foundries wird immer komplexer, und einfache Vergleichsmetriken sind nicht länger aussagekräftig.