Antennendioden im Pentium-Prozessor
(righto.com)- Die rechteckigen Bereiche aus dotiertem Silizium auf dem Die des ursprünglichen Pentium von 1993, die nichts mit der Schaltung zu tun zu haben schienen, waren Antennendioden, die während der Fertigung Ladung von langen Leitungen ableiten
- Das Gate-Oxid von CMOS ist nur wenige hundert Atome dick, sodass sich während des Plasmaätzens auf Leitungen ansammelnde Ladung zu Schäden am Gate-Oxid führen kann
- Der Antenneneffekt ist in Zwischenstufen der Fertigung gefährlicher als im fertigen Chip; entscheidend sind lange Metallleitungen, die nur mit dem Gate verbunden sind und noch keinen Entladungspfad haben
- Das Pentium vermied das Problem durch Aufteilen von Leitungen, Nutzung oberer Metallschichten und Einfügen von Dioden, aber Dioden kosten Fläche und wurden daher nur auf einigen notwendigen Leitungen platziert
- Auch moderne integrierte Schaltungen prüfen mit Antennenregeln im PDK Metallleitungen, Polysilizium und Vias; Verstöße können zu Chip-Schäden und geringer Ausbeute führen
Eine verdächtige Verbindung auf dem Pentium-Die
- Auf dem Silizium-Die des Pentium wurde eine Struktur entdeckt, bei der eine Metallleitung mit einem kleinen rechteckigen Bereich aus dotiertem Silizium verbunden war
- Dieser Bereich war vom restlichen Schaltkreis getrennt, sodass sein Zweck unklar war, stellte sich aber als Antennendiode zum Verhindern von Schäden während der Fertigung heraus
- Intel brachte 1993 den Pentium-Prozessor auf den Markt; das hier untersuchte ursprüngliche Pentium besitzt 3,1 Millionen Transistoren
- Das behandelte Modell ist der Pentium 80501 mit dem Codenamen P5; später wurde er durch den schnelleren und stromsparenderen 80502 (P54C) ersetzt
CMOS-Transistoren und das empfindliche Gate-Oxid
- Moderne Prozessoren bestehen aus CMOS-Schaltungen, die zwei Arten von Transistoren verwenden: NMOS und PMOS
- Ein NMOS-Transistor arbeitet wie ein Schalter zwischen Source und Drain, gesteuert durch das Gate
- Das Gate besteht aus Polysilizium; zwischen Silizium und Gate befindet sich ein sehr dünnes isolierendes Oxid
- 1993 lag die Dicke des Gate-Oxids bei etwa 100 bis 300 Å und war so dünn, dass es durch Überspannung leicht beschädigt werden konnte
- Dass CMOS-Chips empfindlich gegenüber statischer Elektrizität sind, hängt ebenfalls mit der Anfälligkeit dieses Oxids zusammen
Schichtstruktur und Verdrahtung des Pentium
- Das Pentium ist so aufgebaut, dass über den Siliziumtransistoren unten Polysilizium-Leitungen und drei Metallschichten gestapelt sind
- Polysilizium bildet die Transistorgates und wird auch für Verdrahtung über kurze Distanzen verwendet
- Die drei Metallschichten verbinden verschiedene Schaltungen innerhalb des Chips
- Die untere Metallschicht ist mit Silizium und Polysilizium verbunden und dient zur Bildung von Logikgattern
- Die oberen Metallschichten werden für Signalschienen über größere Distanzen verwendet
- Eine Schicht wird überwiegend für horizontale, eine andere überwiegend für vertikale Signale eingesetzt
- Die Verbindungen zwischen den Metallschichten werden durch Wolfram-Vias hergestellt
- Beim Chip-Design ist Routing eine wichtige Aufgabe, bei der Signale durch mehrere Verdrahtungsebenen geführt werden, während die Schaltungen so dicht wie möglich angeordnet bleiben
Plasmaätzen und der Antenneneffekt
- Bei der Herstellung integrierter Schaltungen wird jede Metallschicht zunächst gleichmäßig aufgebracht; anschließend bleiben durch Fotolithografie und Ätzen nur die gewünschten Verdrahtungsmuster erhalten
- Anfangs wurde Nassätzen mit flüssigen Säuren verwendet, doch dabei wurde auch Metall unter den Maskenkanten weggeätzt, was für dichte Schaltungen ungünstig war
- Später ermöglichte Trockenätzen mit Plasma ein stärker kontrolliertes Ätzen in vertikaler Richtung
- Plasmaätzen verursachte auch plasmainduzierte Oxidschäden, die metaphorisch als Antenneneffekt bezeichnet werden
- Wenn lange Metallleitungen im Plasma Ladung sammeln, kann eine hohe Spannung entstehen
- Diese Spannung kann Löcher in das Gate-Oxid schlagen
- Sie kann auch Ladung im Oxid einlagern und so die Transistorleistung verschlechtern
- Der Schadensmechanismus wird durch Fowler-Nordheim-Tunneln erklärt; dasselbe Tunneln wird auch beim Löschen von Flash-Speicher verwendet
Welche Leitungen sind gefährdet?
- Der Antenneneffekt tritt nicht bei allen Leitungen auf, sondern wird nur unter bestimmten Bedingungen während der Fertigung gefährlich
- Besonders empfindlich gegenüber induzierter Spannung ist das Gate des Transistors
- Denn das dünne Oxid unter dem Gate kann beschädigt werden
- Leitungen, die mit Source oder Drain verbunden sind, sind sicherer, weil Ladung in das Substrat abfließen kann
- Im fertigen Chip verschwindet die Gefahr, weil alle Gates mit den Sources oder Drains anderer Transistoren verbunden sind
- Das Problem entsteht während der Fertigung, wenn ein Ende einer Metallleitung bereits mit dem Gate verbunden ist, das andere Ende aber noch nicht angeschlossen ist
- Die induzierte Spannung ist proportional zur Länge der Metallleitung, daher sind kurze Leitungen weniger riskant
- Gefährdet ist nur die Metallschicht, die gerade geätzt wird
- Darunterliegende Schichten sind durch das dicke Zwischenlagenoxid isoliert und nehmen keine Ladung auf
- Die oberste Metallschicht gilt zu diesem Zeitpunkt als sicher, weil ihre Verbindungen dann bereits vorhanden sind
Wie man das Antennenproblem vermeidet
- Es gibt im Wesentlichen drei Methoden, um das Antennenproblem zu verringern
- Lange Leitungen können in kurze Segmente aufgeteilt und mit Jumpern in höheren Metallschichten wieder verbunden werden
- Verlegt man eine lange Leitung in die oberste Metallschicht, kann das Problem verschwinden
- Fügt man einer Leitung eine Diode hinzu, kann Ladung in das Substrat abfließen; das ist die Antennendiode
- Während des Betriebs des Chips ist die Antennendiode in Sperrrichtung vorgespannt und beeinflusst die Schaltung elektrisch nicht
- Während der Fertigung sorgt sie dafür, dass Ladung abfließt, bevor Schaden entsteht
Die Struktur der Antennendioden im Pentium
- Im Pentium erscheinen Antennendioden auf dem Die als kleine rechteckige Bereiche aus dotiertem Silizium
- Äußerlich sehen sie fast aus wie ein Well Tap, wodurch Verwechslungen möglich sind
- Ein Well Tap ist eine Struktur, die das Substrat oder den Well mit der positiven Versorgungsspannung des Chips verbindet
- Die PMOS-Transistoren des Pentium sind in einem N-dotierten Silizium-Well aufgebaut
- Dieser Well muss auf die positive Spannung des Chips gezogen werden, weshalb viele rechteckige Bereiche aus N+-dotiertem Silizium vorhanden sind
- Antennendioden verwenden ebenfalls N+-dotiertes Silizium, werden aber in P-dotiertem Silizium platziert, wodurch ein P-N-Übergang entsteht und sie als Diode arbeiten
- Das Pentium setzt nicht in allen Schaltungen Dioden ein, sondern verwendet einen Ansatz des dynamic diode dropping, bei dem Antennendioden nur bei Bedarf hinzugefügt werden
- Wenn kein Platz für eine Diode vorhanden war, wurde in einigen beobachteten Fällen über eine verlängerte Leitung eine weiter entfernte Diode angebunden
Nutzungshäufigkeit im Pentium und offene Fragen
- Im Pentium werden Antennendioden nur für einen kleinen Teil der gesamten Verdrahtung verwendet
- Dioden benötigen zusätzliche Die-Fläche und werden deshalb nur dort platziert, wo sie nötig sind
- Die meisten Antennenprobleme wurden offenbar durch Routing gelöst
- Antennendioden sind relativ selten, tauchen bei der Beobachtung des Dies aber dennoch wiederholt sichtbar auf
- Einige Antennendioden waren von der unteren Metallschicht M1 über M2 direkt mit langen M3-Leitungen verbunden
- Routing in der obersten Metallschicht gilt als Mittel zur Vermeidung von Antennenverletzungen
- In diesem Fall schienen zu diesem Zeitpunkt bereits Source- und Drain-Verbindungen vorhanden zu sein, sodass die Diode redundant wirkt; einige Fragen bleiben offen
Antennenregeln in modernen Prozessen
- Der Antenneneffekt ist auch in modernen integrierten Schaltungen weiterhin ein zu berücksichtigendes Problem
- Foundries stellen Regeln für zulässige Größen von Antennenstrukturen in einem bestimmten Fertigungsprozess als Teil des PDK (Process Design Kit) bereit
- Design-Software prüft auf Verstöße gegen Antennenregeln und passt bei Bedarf das Routing an oder fügt Dioden ein
- Nicht nur Metallleitungen, sondern auch Polysilizium und Vias können Antennenschäden verursachen, daher gibt es auch für diese Schichten Regeln
- Da Polysilizium-Leitungen einen hohen Widerstand haben und meist auf kurze Distanzen begrenzt sind, treten Antennenprobleme dort vergleichsweise seltener auf
- Verstöße gegen Antennenregeln sind nicht nur ein theoretisches Problem, da sie beschädigte Chips und sehr geringe Ausbeute verursachen können
1 Kommentare
Hacker-News-Kommentare
Ich verfolge diese Diskussion, seit Ken sie vor ein paar Tagen im Subreddit /r/chipdesign gepostet hat, und fand es gut, dass er in diesem Thread sogar die Quelle angegeben und verlinkt hat.
Ich bin Physical-Design-Ingenieur und mache Chip-Layouts mit Milliarden von Standardzellen-Blöcken mit Software von Cadence und Synopsys; in unserem Flow fügen wir automatisch an allen Eingangs-Pins eines Blocks Antennen-Dioden ein.
Interne Verdrahtung handhaben die Tools normalerweise gut genug, indem sie zwischen Metallschichten wechseln und Verbindungen unterbrechen, um Antennenprobleme zu vermeiden.
Ein Teil der Ladung entsteht auch im CMP-Prozess; moderne Chips haben rund 20 Metallschichten, dazwischen viele Via-Schichten und die Basisschichten mit den eigentlichen Transistoren, daher ist es wichtig, den Wafer zu planarisieren, bevor die nächste Schicht aufgebaut wird.
https://en.wikipedia.org/wiki/Chemical-mechanical_polishing
Ich bin der Autor. Mir ist klar, dass das ein sehr spezielles Thema ist, aber ich hoffe, es ist für jemanden interessant. Wenn ihr Fragen habt, sagt Bescheid.
Solche orthogonalen Nebenbedingungen, die von außen kaum sichtbar sind, machen jede Branche viel schwieriger, als man denkt.
Das erinnert mich an ein kleines Data-Warehouse-Projekt vor Kurzem, bei dem ich mich erstmals nicht nur um die theoretische Query-Performance, etwa mit oder ohne Index, kümmern musste, sondern auch um ganz andere Bedingungen wie die Zeit, in der nächtliche ETL-Jobs Terabytes an Daten auf der Platte neu schreiben, und die Änderungsrate der Quelldaten.
Auch dieser Artikel zeigt ein ähnliches Problem, das nur Fachleute der Branche wahrnehmen: Schon das logische Verdrahten der Verbindungen ist eine schwierige Optimierung, und gleichzeitig muss man auch noch konkurrierende physikalische Optimierungen erfüllen.
Zweitens würde mich interessieren, ob der Chip diese Diode später für andere Zwecke nutzt. Wird sie so ausgelegt, dass sie außer dem reinen Fertigungsschutz auch eine echte Funktion erfüllt?
Wenn sich zum Beispiel Ladung aufbaut: Könnte man genau diese Ladungsansammlung als eine Art Fernkommunikationsmethode oder Kanal zwischen verschiedenen Teilen des Chips verwenden? Könnte die Diode beim Entladen wie eine Form von Kommunikationsübertragung funktionieren?
Ich frage mich, ob eine Mehrfachnutzung möglich ist: während der Fertigung als Schutzvorrichtung und danach als Ladungsabfluss, indem man den Ort der Ladungsansammlung schwingen lässt, absichtlich auflädt oder aus anderen Gründen nutzt.
Eine Leuchtdiode ist dem Namen nach ja ebenfalls eine Diode; ich frage mich, ob es unter diesen Dioden Anwendungen gibt, bei denen beim Zusammenbrechen der Ladung Licht entsteht und dieses Licht empfangen wird, um Daten per Blink-Kommunikation zu übertragen.
Ohne weiter ins Detail zu gehen, fallen mir außerdem Anwendungen wie Varaktordioden zum Abstimmen von Radio- und Fernsehempfängern oder Tunnel-, Gunn- und IMPATT-Dioden zur Erzeugung von Hochfrequenzoszillationen ein.
Kurz gesagt: Mich interessiert, ob es außer als Fertigungs-Schutzvorrichtung noch andere Verwendungen gibt.
Es war großartig zu sehen, wie sich die Die-Analysen Jahr für Jahr auf immer komplexere Chips ausweiteten; der Pentium ist ein besonders gutes Objekt, weil er einen großen Wendepunkt in der x86-Architektur markiert, die zu den heutigen modernen Chips geführt hat.
Bei righto-Links wird einem nie langweilig.
Es ist etwas völlig anderes, ein Lehrbuch oder ein Wiki zu lesen, als aufgeschnittenes Silizium aus der Nähe fotografiert zu sehen. Ein sehr interessanter und gut geschriebener Artikel.
Der Satz „Wenn der Chip fertig ist, ist jedes Transistor-Gate mit der Source oder dem Drain eines anderen Transistors verbunden“ ist ziemlich interessant. Zuerst fühlte er sich falsch an, aber wenn ich darüber nachdenke, scheint er doch zu stimmen.
Ich dachte an „reine Eingangs-Pins“ und frage mich, ob solche Pins ebenfalls Pull-up- oder Pull-down-„Widerstände“ haben und ob man sich diese in Silizium tatsächlich als Dioden oder als FETs ohne Gate vorstellen sollte.
Interessante Tatsache über „Antennen“ in der Chipfertigung: Sie haben überhaupt nichts mit echten Antennen zu tun.
Während der Fertigung kann sich auf langen Leitungen Ladung ansammeln, weil die beteiligten Chemikalien nicht neutral sind und mit freiliegenden Leitungen wechselwirken.
Diese Ladung muss irgendwohin abfließen, um den Rest der Schaltung zu schützen; dabei gibt es keinen Hochfrequenz-Anteil.
In späteren Prozesstechnologien, insbesondere ab 28 nm und darunter, gibt es sehr viele Design-Regeln zur Vermeidung des „Antennen“-Effekts.
Interessant, dass man selbst beim Untersuchen einer 31 Jahre alten Technologie noch von ihrer Komplexität überrascht ist.
Die meisten haben kaum ein Gefühl dafür, wie viel intellektuelle Arbeit im heutigen Technologiestand steckt.
Die Diskussion über den Aufbau integrierter Schaltungen ist natürlich interessant, aber ich möchte auch die Schaltungsfotos auf dieser Seite und anderen Seiten dieser Website loben.
Sie helfen nicht nur beim Verständnis, sondern die Farben sind wirklich großartig und angenehm.
Sind Antennen-Dioden nur dazu da, Schäden während der Fertigung zu verringern, oder haben sie in einer Umgebung mit viel elektromagnetischem Rauschen auch Auswirkungen zur Laufzeit?
ESD-Dioden hingegen schützen Eingänge während der Nutzung des Chips vor elektrostatischer Entladung.
Allerdings werden diese Dioden bei der Timing-Berechnung berücksichtigt.
Das bringt mich zum Lachen und weckt gute Erinnerungen. Ich habe vor und während der Pentium-Ära bei Intel gearbeitet und erinnere mich daran, wie viel Aufwand darin steckte, die EDA-Tools so zu reparieren, dass sie mit solchen Dingen umgehen konnten.
Ich bin in der Zeit vom Übergang von 180 nm auf 130 nm auf den Moore’s-Law-Bus aufgesprungen und beim Übergang von 65 nm auf 45 nm wieder ausgestiegen, und ich denke, das war eine gute Entscheidung.
Ich kann mir nicht einmal vorstellen, was EDA-Tools heute alles bewältigen müssen.
Ich habe heute bei einem lokalen Recycler einen Pentium-75 aufgelesen, und es ist cool, dass genau dieser Artikel gerade auf der Startseite steht. Dieser Chip ist ein SX969.
Es ist wirklich toll, einen Chip in der Hand zu halten und Kens Die-Fotos dazu nachschlagen zu können.
Auch die Keramikgehäuse, in denen diese Pentiums steckten, sind ziemlich einzigartig; wenn man die CPU auf den Schreibtisch legt, klingt es, als würde man ein Stück Glas ablegen.
Wenn du den internen Die sehen willst, kannst du den Gehäusedeckel leicht mit einem Meißel abhebeln.
Gibt es eine Art OCR-Technik, die einen geöffneten Chip automatisch einliest und die Logik rekonstruiert? Wenn sie all diese seltsamen Details handhaben muss, klingt das ziemlich schwierig.
Jetzt wäre es auch interessant zu sehen, warum Antennen-Dioden in der SOI-Technologie nötig sind.
Da das Substrat nicht mehr als sicherer Zufluchtsort dient, kann während der Fertigung viel mehr Oxid einer großen Differenzspannung ausgesetzt sein.