- Der 1993 erschienene Intel-Pentium ist zwar ein komplexer Chip mit 3,3 Millionen Transistoren, aber im Unterschied zu modernen Chips lassen sich die Transistoren unter dem Mikroskop erkennen, sodass sich die interne Implementierung der Gates direkt nachvollziehen lässt
- Standardzell-Design erstellt wiederverwendbare Zellen für Low-Level-Schaltungen wie Gates und Flip-Flops und platziert sie in Zeilen, passend für automatisches Place-and-Route
- Auf dem Pentium-Die erscheint der Standardzellenbereich als regelmäßiges Streifenmuster, während manuell optimierte Blöcke wie Cache, Datenpfad und Mikrocode-ROM dichter und dunkler zu erkennen sind
- Die Pentium-Familie P54C verwendet einen 600-nm-Prozess, 3,3 V und vier Metallverdrahtungsebenen und nutzt neben CMOS-Gates auch breit BiCMOS-Schaltungen, die die Signallaufzeit um bis zu 35 % verringern
- Inverter, NAND, OR-NAND, Latches, Flip-Flops und BiCMOS-Buffer bestehen alle aus Kombinationen kleiner Transistorschaltungen; der Pentium ist damit ein anschauliches Beispiel für Standardzellen- und BiCMOS-Digitaldesign der 1990er Jahre
Standardzellen-Strukturen auf dem Pentium-Die
- Intel brachte 1993 den Pentium-Prozessor heraus; danach folgten Pentium Pro, Pentium II und weitere, und die Marke blieb für Hochleistungsprozessoren bestehen, bis die Core-Prozessoren 2006 die Hauptproduktlinie ablösten
- Der ursprüngliche Pentium ist ein komplexer Chip mit 3,3 Millionen Transistoren, doch im Unterschied zu modernen Chips lassen sich seine Transistoren unter dem Mikroskop erkennen
- Auf Aufnahmen des Dies nach dem Entfernen der Metallverdrahtungsebenen werden das Silizium und die einzelnen Transistoren sichtbar
- Standardzellschaltungen sind in gleichmäßigen Reihen angeordnet und zeigen ein Streifenmuster
- Manuell optimierte Funktionsblöcke wirken dichter, strukturierter und dunkler
- Beispiele sind der Cache links, der Datenpfad in der Mitte und das Mikrocode-ROM rechts
Von manueller Platzierung zu Standardzellen
- Frühe Prozessoren der 1970er Jahre wurden meist Transistor für Transistor manuell platziert
- Dieses Verfahren konnte zwar eine hohe Dichte erreichen, war aber langsam, schwierig und fehleranfällig
- Z80-Designer Federico Faggin musste einmal drei Wochen Arbeit verwerfen und von vorn beginnen, weil die letzten paar Transistoren nicht mehr hineinpassten
- Standardzellen arbeiten mit einer wiederverwendbaren Zellbibliothek, die jedes Gate, Flip-Flop und andere Low-Level-Bausteine implementiert
- Jede Zelle hat eine feste Höhe, während ihre Breite je nach Bedarf variiert
- Die Zellen lassen sich zeilenweise anordnen und eignen sich daher gut für Automatisierung
- CMOS-Standardzellenzeilen erscheinen meist als zwei eng beieinanderliegende Bänder
- Eines ist der NMOS-Transistorbereich
- Das andere ist der PMOS-Transistorbereich
- Der Raum zwischen den Zeilen dient als Verdrahtungskanal für Verbindungen zwischen den Zellen
- Versorgung und Masse verlaufen entlang der Ober- und Unterkante jeder Zeile
Was automatisches Place-and-Route übernimmt
- Die feste Struktur von Standardzellen erleichtert es Software für automatisches Place-and-Route, ein Layout zu erzeugen
- In der Platzierungsphase wird eine Anordnung der Zellen gesucht, die die Abstände zwischen verbundenen Zellen minimiert
- Lange Leitungen verschwenden Die-Fläche
- Lange Pfade erhöhen die Kapazität und verlangsamen dadurch Signale
- In der Routing-Phase werden die platzierten Zellen mit realer Metallverdrahtung verbunden
- Sowohl Platzierung als auch Routing sind NP-complete-Optimierungsprobleme
- Intel begann ab dem 386-Prozessor mit dem Einsatz automatischer Place-and-Route-Verfahren
- Die Platzierung erfolgte mit dem von Berkeley-Doktoranden entwickelten Programm Timberwolf
- Für das Routing nutzte Intel eine eigene Software mit iterativen heuristischen Verfahren
- Standardzell-Design wird auch in heutigen Prozessoren weiter verwendet, die Software ist jedoch deutlich fortschrittlicher
Die grundlegende CMOS-Struktur des Pentium
- Moderne Prozessoren verwenden CMOS-Schaltungen, bei denen zwei Transistortypen kombiniert werden: NMOS und PMOS
- NMOS-Transistoren schalten ein, wenn das Gate high ist, PMOS-Transistoren dagegen, wenn das Gate low ist
- NMOS eignet sich gut, um den Ausgang auf niedrige Spannung herunterzuziehen
- PMOS eignet sich gut, um den Ausgang auf hohe Spannung hochzuziehen
- Das „C“ in CMOS steht für Complementary, weil NMOS und PMOS zusammenarbeiten, um den Ausgang auf high oder low zu bringen
- Aufgrund der Halbleiterphysik sind NMOS und PMOS nicht vollständig symmetrisch; PMOS muss meist größer sein als NMOS
- Dieser Unterschied hilft auf Die-Fotos dabei, PMOS und NMOS zu unterscheiden
Verdrahtung mit vier Metallebenen
- Die Pentium-Version P54C verwendet vier Metallverdrahtungsebenen
- Frühere Pentium-Modelle nutzten drei Metallebenen, doch ab dem P54C-Die wechselte man zu einem Vierlagenprozess
- Auf der Siliziumoberfläche befinden sich dotierte Bereiche, darüber werden Polysilizium-Leitungen gebildet
- Kreuzt Polysilizium dotiertes Silizium, entsteht das Gate eines Transistors
- Polysilizium dient auch für Verdrahtung über kurze Distanzen
- Die Metallebenen sind von M1 bis M4 nummeriert
- M1 ist die unterste Metallebene
- M4 ist die oberste und dickste Ebene und wird hauptsächlich für Versorgung, Masse und Taktsignale genutzt
- Die Verbindungen zwischen den Metallebenen erfolgen über Wolfram-Vias
- Nur M1 ist über Contacts direkt mit Silizium oder Polysilizium verbunden
- Die Verdrahtungsebenen wechseln lokal meist zwischen horizontaler und vertikaler Richtung, damit sich Signale kreuzen können
- Software für automatisches Place-and-Route muss Millionen komplexer Verdrahtungspfade möglichst dicht erzeugen
Inverter und NAND-Gates
- Ein CMOS-Inverter besteht aus einem PMOS- und einem NMOS-Transistor
- Ist der Eingang 1, schaltet der NMOS ein und zieht den Ausgang auf 0
- Ist der Eingang 0, schaltet der PMOS ein und zieht den Ausgang auf 1
- Auch der Standardzellen-Inverter des Pentium hat dieselbe Struktur aus zwei Transistoren
- Der Eingang ist mit den Polysilizium-Gates beider Transistoren verbunden
- Die Metallverdrahtung des Ausgangs ist mit beiden Transistoren verbunden
- Das N-dotierte Well für den PMOS wird über einen Well-Tap auf +3,3 V gelegt und damit auf positiver Spannung gehalten
- Der Pentium wurde im 600-nm-Prozess gefertigt, und auch die Polysilizium-Leitungsbreite beträgt etwa 600 nm
- Das ist vergleichbar mit sichtbaren Lichtwellenlängen von 400 bis 700 nm, weshalb Mikroskopaufnahmen etwas unscharf wirken
- Ein CMOS-NAND-Gate besteht aus zwei PMOS- und zwei NMOS-Transistoren
- Nur wenn beide Eingänge high sind, schalten beide NMOS ein und der Ausgang wird low
- Ist einer der Eingänge low, schaltet ein PMOS ein und der Ausgang wird high
- In der NAND-Standardzelle des Pentium kreuzen zwei Polysilizium-Leitungen dotiertes Silizium und bilden so vier Transistoren
- Auf der PMOS-Seite kommt der Ausgang in der Mitte heraus und bildet eine Parallelschaltung
- Auf der NMOS-Seite kommt der Ausgang rechts heraus und bildet eine Reihenschaltung
- Selbst bei derselben NAND-Standardzelle variieren Detailverdrahtung und Polysiliziumlängen je nach Position von Eingängen, Ausgang und Versorgung
- Standardzellen sind keine bloßen Kopien, sondern an ihre jeweilige Position angepasst
- Benachbarte Zellen werden verdichtet, indem sich PMOS-Transistoren berühren, was die Dichte leicht erhöht
Komplexe Gates und Latches
- Die Standardzellbibliothek enthält nicht nur einfache Gates, sondern auch komplexe Gates
- Ein 5-Eingang-OR-NAND-Gate berechnet
~((A+B+C+D)⋅E)- In der NMOS-Schaltung liegen
AbisDparallel undEin Serie - In der PMOS-Schaltung ist es umgekehrt:
AbisDliegen in Serie undEparallel - Um genügend Strom zu liefern, besitzt die PMOS-Seite zwei Sätze der
A-bis-D-Transistoren und ist daher deutlich größer als der NMOS-Block
- In der NMOS-Schaltung liegen
- Latches sind einer der zentralen Bausteine der Pentium-Schaltung und dienen als taktgesteuerte 1-Bit-Speicher
- Ist der Takt high, sind sie transparent und der Eingang erscheint sofort am Ausgang
- Ist der Takt low, halten sie den vorherigen Wert
- Latches werden mit einer Rückkopplungsschleife realisiert, in der der Ausgang wieder zum Eingang zurückgeführt wird
- Im Zentrum steht ein Multiplexer, der zwischen dem vorherigen Ausgang und dem neuen Eingang wählt
- Inverter verstärken das Rückkopplungssignal, damit es nicht schwächer wird und der Ausgang andere Schaltungen treiben kann
Pass-Transistor-Multiplexer
- Der Multiplexer im Latch verwendet Pass-Transistoren
- Anders als gewöhnliche Logikgates ziehen sie den Ausgang nicht auf Versorgung oder Masse, sondern lassen das Eingangssignal zum Ausgang durch
- Ist das Select-Signal low, schaltet das Transistorpaar am ersten Eingang ein und der zweite Eingang wird getrennt
- Ist das Select-Signal high, schaltet das Transistorpaar am zweiten Eingang ein und der erste Eingang wird getrennt
- Die Gate-Polarität der Multiplexer-Transistoren unterscheidet sich von der gewöhnlicher Logikgates
- Bei Logikgates werden Gate-Signale derselben Polarität verwendet, damit entweder NMOS oder PMOS einschaltet und den Ausgang nach low oder high zieht
- Ein Multiplexer muss hingegen den zugehörigen PMOS und NMOS gleichzeitig einschalten, um das Signal durchzulassen, und benötigt daher Gate-Signale entgegengesetzter Polarität
- Deshalb enthält der Multiplexer Inverter, die die benötigten invertierten Signale erzeugen
Implementierung von Flip-Flops
- Der Pentium verwendet Flip-Flops in großem Umfang
- Flip-Flops ähneln Latches, reagieren aber nicht auf den Taktpegel, sondern auf die Taktflanke
- Sie speichern den Eingang in dem Moment, in dem der Takt von low auf high wechselt
- Diesen Wert stellen sie am Ausgang bereit
- Dadurch sind Flip-Flops für Zähler, Zustandsmaschinen und andere Taktschaltungen besser geeignet
- Die Flip-Flops des Pentium bestehen aus zwei Latches
- Das primäre Latch lässt Werte durch, wenn der Takt low ist, und hält sie fest, wenn der Takt high ist
- Das sekundäre Latch arbeitet mit entgegengesetztem Taktverhalten
- Wechselt der Takt von low auf high, stoppt das primäre Latch seine Aktualisierung genau dann, wenn das sekundäre Latch diesen Wert durchlässt
- Einige Varianten besitzen durch kleine Logikänderungen einen Set- oder Reset-Eingang
- Set und Reset umgehen den Takt und zwingen den Ausgang in den gewünschten Zustand
- Das ist nützlich, um Flip-Flops beim Start des Prozessors auf definierte Werte zu initialisieren
BiCMOS-Buffer und ein typisches Merkmal des Pentium der 1990er Jahre
- Der Pentium wurde nicht nur in CMOS, sondern auch im BiCMOS-Prozess gefertigt
- Dem normalen CMOS-Fertigungsprozess werden einige Schritte hinzugefügt, um bipolare NPN- und PNP-Transistoren herzustellen
- BiCMOS-Schaltungen wurden im Pentium breit eingesetzt und reduzierten die Signallaufzeit um bis zu 35 %
- Intel verwendete BiCMOS auch bei Pentium Pro, Pentium II, Pentium III und Xeon, jedoch nicht beim Pentium MMX
- Mit sinkenden Chipspannungen nahm der Vorteil bipolarer Transistoren ab, und BiCMOS verschwand schließlich aus Digitalschaltungen
- Der BiCMOS-Buffer als Standardzelle im Pentium ist komplexer als ein CMOS-Buffer
- Er besteht aus zwei Invertern
- einem NPN-Pull-up-Transistor
- einem NMOS-Pull-down-Transistor
- und einem PMOS-Pull-up-Transistor
- Auf Die-Fotos zeigen NPN-Transistoren im Unterschied zu den linearen Strukturen von NMOS und PMOS eine runde Form und sind deutlich größer
- Auch die Metallverdrahtung des Ausgangs ist dicker als normale Signalleitungen, was auf eine hohe Stromtreiberfähigkeit hinweist
Unterschiede, die sich in der P54C-Version zeigen
- Die analysierte Variante ist die P54C-Version des ursprünglichen Pentium
- Das erste Pentium-Produkt 80501 mit dem Codenamen P5 lief mit 60 oder 66 MHz, verwendete 5 V und besaß einen 800-nm-Prozess mit 3,1 Millionen Transistoren
- Intel verbesserte anschließend die Leistungsaufnahme und entwickelte den 80502 mit dem Codenamen P54C
- Er verwendet 3,3 V
- Er arbeitet mit 75 bis 120 MHz
- Durch die Unterstützung von Multiprocessing stieg die Transistorzahl auf 3,3 Millionen
- Er besitzt eine weiterentwickelte Taktlogik, die bei weiterhin niedriger externer Busgeschwindigkeit von 50 bis 66 MHz interne Takte bis 100 MHz ermöglicht
- Er verwendet einen 600-nm-Prozess und vier Metallebenen
- Das P54C-Die sieht dem P5 optisch fast gleich, allerdings wurde unten Multiprocessing-Logik ergänzt und oben befindet sich die Taktlogik
- Die Standardzellen dürften auch in anderen ursprünglichen Pentium-Versionen ähnlich sein
Einfache Schaltungen als Grundlage komplexer Prozessoren
- Standardzell-Layouts werden auch in modernen Chips noch breit verwendet
- Moderne Prozessoren sind wegen ihrer Transistoren im Nanometermaßstab für Untersuchungen unter dem Mikroskop zu klein, doch der Pentium ist groß genug, um seine Schaltungen zu beobachten und rückzuentwickeln
- Die vollständige Standardzellbibliothek des Pentium ist deutlich größer und umfasst Dutzende bis Hunderte Zelltypen
- Dazu gehören verschiedene Logikgates
- unterschiedliche Größen
- und Zellen mit unterschiedlicher Treiberstärke
- Der Einsatz von BiCMOS im Pentium ist ein technologisches Merkmal, das in den 1990er Jahren seinen Höhepunkt hatte
- BiCMOS ist in Digitalschaltungen wegen veränderter Trade-offs zwar weniger praktikabel geworden, spielt aber in analogen ICs, insbesondere bei Hochfrequenzanwendungen, weiterhin eine wichtige Rolle
- Ein genauer Blick auf den Pentium zeigt, dass selbst komplexe Prozessoren aus Kombinationen einfacher Transistorschaltungen aufgebaut sind
1 Kommentare
Hacker-News-Kommentare
Intel begann ab dem 386-Prozessor mit automatischer Platzierung und Verdrahtung, weil das viel schneller war als ein manuelles Layout und die Fehlerquote deutlich senkte.
Die Platzierung erfolgte mit einem Programm namens Timberwolf, das vom Berkeley-Doktoranden Carl Sechen entwickelt wurde; sein Betreuer war Alberto Sangiovanni-Vincentelli.
https://ieeexplore.ieee.org/document/1052337
https://archive.computerhistory.org/resources/text/Oral_Hist...
Bei Intel gab es intern weder automatische Platzierung noch automatische Verdrahtung, daher sorgte man sich, ob das Projekt rechtzeitig fertig würde und ob der Chip am Ende zu groß sein könnte. Man bekam von einem Berkeley-Doktoranden ein automatisches Platzierungsprogramm namens Timberwolf zur Evaluierung und setzte es ein, weil es brauchbar genug erschien.
Selbst nachdem der Student wegen eines anderen Projekts ans MIT gewechselt war, ließ er ein Terminal in seinem Zimmer auf dem Campus stehen und behob Bugs jedes Mal, wenn sie auftraten; manchmal musste man warten, bis seine Änderungen fertig waren. Es fällt auch der Satz: „Wenn das Management gewusst hätte, dass wir für unsere Kernmethodik ein Tool irgendeines Doktoranden benutzen, hätten sie das niemals genehmigt.“
Auch bei Righto gab es einen Artikel über die Standardzellen-Platzierung und -Verdrahtung des i386; zusammen mit dem Link zum Panel-Interview sind dort auch konkrete Bereiche auf dem i386-Die markiert, in denen Standardzellen verwendet wurden.
https://www.righto.com/2024/01/intel-386-standard-cells.html
Es werden überhaupt keine Bilder angezeigt, und die Ursache scheint Cloudflare zu sein.
Wenn man die Seite aufruft, kann man zwar die „are you human“-Prüfung von CF bestehen, aber beim Laden jedes einzelnen Bildes greift dieselbe Prüfung erneut, und diese Bestätigungsseite wird dem Nutzer nicht angezeigt. Am Ende wird statt des Bildes eine HTML-Seite zurückgegeben, sodass die Bilder nicht laden.
Es wirkte, als wäre ich schon vor dem Captcha abgelehnt worden und würde nur zum Spaß schikaniert. Noch seltsamer war, dass VirusTotal auf der Captcha-Seite ein zweites Upload-Formular anzeigte, und dieses Formular selbst hatte kein Captcha.
Auch im Dashboard wird nicht angezeigt, dass Cloudflare beteiligt ist.
Wenn „moderne Prozessoren wegen Transistoren im Nanometerbereich zu klein sind, um sie unter dem Mikroskop zu betrachten“, sollten wir dann nicht gemeinsam Geld sammeln, um Ken ein ordentliches Elektronenmikroskop zu kaufen?
Sollte moderne EDA-Software nicht mittlerweile ausgefeilt genug sein, Transistoren selbstständig zu platzieren, ohne auf Standardzellen angewiesen zu sein?
Ich habe an einem Projekt gearbeitet, das bessere EDA-Software entwirft und entwickelt; dieses Tool kann jeden einzelnen Transistor simulieren und optimieren sowie so formen und platzieren, dass niedriger Stromverbrauch, hohe Geschwindigkeit und geringe Kosten erreicht werden.
Der Nachteil ist, dass es auf Transistorebene mit sehr viel mehr Einheiten arbeitet als bestehende EDA-Systeme und deshalb auf einem kleinen Supercomputer in der 100.000-Dollar-Klasse oder auf einem FPGA-Cluster laufen muss. Trotzdem halte ich es für günstiger als bestehende EDA, und ich glaube, dass sich damit bessere, schnellere und billigere Chips und Wafer mit weniger Transistoren herstellen lassen.
Das große Bild der Software wird in diesem Vortrag indirekt angesprochen: https://vimeo.com/731037615
Ich würde auch gern einmal über die EDA-Software selbst sprechen, also wäre eine Einladung willkommen.
Andere Forscher und Unternehmen haben ebenfalls gezeigt, dass sich über Standardzellenbibliotheken und PDKs hinaus das Design und die Platzierung von Transistoren optimieren lassen; dieses Beispiel etwa wurde mit eigener EDA-Software umgesetzt: https://www.micromagic.com/news/Ultra-Low-Power_PressRelease...
Ich bin sehr sicher, dass Apple bei M1, M2, M3, M4, M5 und insbesondere bei den High-End-Chips M2 und M5 Ultra auf diese Weise gearbeitet hat, auch wenn es dafür keinen harten Beweis gibt.
Allein durch den Einsatz besserer EDA-Software als heute (CAD=> SYM=> FAB) könnte die Menschheit meiner Ansicht nach Computerchips entwickeln, die um 3 bis 4 Größenordnungen schneller sind, und Chips mit mindestens zwei Größenordnungen weniger Energieaufwand deutlich billiger herstellen. Moore’s Law ist nicht am Ende, und um das zu beweisen, braucht es mehr als HN-Kommentare.
Schon die Platzierung von Standardzellen muss heuristisch gelöst werden; geht man von der Zellebene auf die Transistorebene hinunter, wächst die Problemgröße und es wird noch schwieriger.
Da die Logik ohnehin aus Standardgattern und Logikblöcken wie Flip-Flops besteht, ist der Overhead durch Standardzellen, die solche Bausteine implementieren, vermutlich nicht besonders groß.
Daher blieb die Problemkomplexität relativ zur verfügbaren Rechenleistung einigermaßen konstant, und Standardzellen-Design ist weiterhin ein effizienter Weg, die Komplexität der Probleme zu reduzieren, die EDA-Tools lösen müssen.
Ich glaube nicht, dass sich das in der aktuellen oder nächsten Generation ändern wird. Ich arbeite in der EDA-Branche.
Andernfalls könnte der Yield instabil oder völlig unvorhersehbar sein.
Ein Unterschied zwischen den im Artikel gezeigten Standardzellen und heutigen Standardzellen ist, dass die Routing-Kanäle verschwunden sind, weil es heute mehr Metalllagen gibt.
Damals war es schwierig, die oben und unten an der Zelle liegenden Vdd- und Masseleitungen mit Metall zu kreuzen, deshalb wurden die Polysilizium-Leitungen bis an die oberen und unteren Ränder verlängert. Das Routing erfolgte, indem das Poly in den Kanal weitergeführt und die Zellen mit Metall verbunden wurden.
Deshalb sieht es auf dem Foto so aus, als wäre eine freigelegte Poly-Leitung ein einziges Stück, aber aus Sicht des Designs ist der Teil innerhalb der Zelle standardisiert und der Teil im Kanal kundenspezifisch.
Diese Methode funktioniert auch nur mit Poly und der ersten Metalllage, aber wenn genügend Metalllagen vorhanden sind, kann das Routing durch die Zelle selbst geführt werden. Dabei muss man allerdings die Vias vermeiden, die Ein- und Ausgänge zu den Transistoren hinunterführen.
Wenn man jede zweite Zellreihe gespiegelt anordnet, überlappen außerdem die PMOS beider Reihen auf der Vdd-Schiene und die NMOS beider Reihen auf der Masse-Schiene, was einen zusätzlichen Vorteil bringt.
Einen Prozessor auf diese Weise zu sezieren, könnte eine interessante Lehraktivität sein, ähnlich wie das Sezieren von Fröschen in der Schule.
Ein Vorteil ist, dass es dabei keine Tierrechtsprobleme gibt.
Solange es sich nicht um einen mit Epoxidharz vergossenen Chip handelt, ist das nicht schwierig, und auch der Blick ins Innere ist spannend. Für Details braucht man ein Metallmikroskop, aber auch mit bloßem Auge lassen sich interessante Strukturen erkennen.
Prozessoren halten bei sachgemäßer Behandlung viel länger als Frösche und nutzen sich grob gesagt nicht ab, sodass man sie immer wieder verwenden kann. Man könnte sogar argumentieren, dass die Herstellung eines neuen Prozessors mehr Fröschen größeres Leid zufügt, als ein einzelner Frosch für den Biologieunterricht.
Außerdem trägt heute jede Person einen Videoplayer in der Tasche. Einen Frosch selbst zu sezieren mag lehrreicher sein, als jemand anderem dabei zuzusehen, aber ob es lehrreicher ist, als 20 gut erklärte Sektionsvideos anzuschauen, ist fraglich. Ich denke nicht, dass man unbedingt beides machen muss.
Für Interessierte gibt es auch Open-Source-Standardzellen.
https://www.vlsitechnology.org/html/libraries.html
https://opensource.googleblog.com/2022/07/SkyWater-and-Googl...