Europa setzt mit „DARE“ für Supercomputing erneut auf RISC-V

• Das Projekt Digital Autonomy with RISC-V in Europe (DARE) mit Beteiligung von 38 europäischen Technologieunternehmen ist gestartet
  • Ziel: Entwicklung von Prozessoreinheiten für europäische Supercomputer und Hochleistungsmaschinen
• Europa interessiert sich bereits seit Jahren für RISC-V-basiertes Supercomputing, doch das erste Exascale-System nutzt eine Arm-Architektur
• Ein Versuch, technologische Unabhängigkeit von den USA zu erreichen

Zentrale Inhalte des DARE-Projekts

• Unterstützt vom EuroHPC Joint Undertaking, geleitet vom Barcelona Supercomputing Center (BSC-CNS)
• Ziel ist die Entwicklung von drei Chiplets:
  • Vektormathematik-Beschleuniger: für HPC-Workloads, geleitet von Openchip aus Barcelona
  • Inference-Chiplet der nächsten Generation: geleitet von Axelera AI aus den Niederlanden
  • Allzweckprozessor: geleitet von Codasip aus Deutschland
• Projektleiter Osman Unsal bezeichnete es als „komplexe technologische Entwicklungsherausforderung für Europas digitale Souveränität“

Zeitplan und Finanzierung des Projekts

• Die erste Phase ist auf 6 Jahre angelegt, mit dem Ziel, drei RISC-V-Chiplets innerhalb von 3 Jahren zu entwickeln
• Gesamtförderung in Höhe von 240 Millionen Euro
• Axelera AI erhält von EuroHPC 61,6 Millionen Euro

Rolle und Ergebnisse von Axelera AI

• Die aktuellen Chips von Axelera AI werden vor allem zum Ausführen von AI-Modellen am Network Edge eingesetzt
• Das Chiplet der nächsten Generation, Titania, soll für Server-Workloads optimiert werden
• Wichtige Merkmale:
  • Enthält 4 Beschleunigerkerne
  • Jeder Kern enthält Matrix-Multiply-Accumulate-(MAC)-Einheiten
  • Enthält programmierbare RISC-V-Steuerkerne
  • Enthält DSPs zur Verarbeitung von Aktivierungsfunktionen neuronaler Netze
  • Unterstützt In-Memory-Processing mit integriertem SRAM
• Es kann eine Leistung von 200 INT8 TOPS erreichen (bei einer Leistungsaufnahme von 15–20 W)
• Titania soll über Prozessorkerne und ein Multi-Die-System skaliert werden

Rolle und Ziele von Codasip

• Verfügt derzeit über 32-Bit-Embedded- und 64-Bit-Application-Class-RISC-V-Kerne
• Ziel ist es, das Portfolio an Hochleistungs-RISC-V-Prozessoren durch das DARE-Projekt auszubauen
  • Einschließlich AI, Big-Data-Verarbeitung und Supercomputing-Workloads

• Konkrete Details zu Openchips Vektorbeschleuniger wurden nicht veröffentlicht

Globale RISC-V-Entwicklungen

• Auch außerhalb Europas nimmt die Verbreitung von RISC-V zu
  • Indien: setzt auf RISC-V für technologische Unabhängigkeit
  • China: Alibaba kündigte den XuanTie C930 an → einsetzbar vom PC bis zum Auto
• In den USA gibt es Bestrebungen, Chinas Zugang zur RISC-V-Technologie zu beschränken

[GN⁺]

Hacker-News-Kommentare

• China wird voraussichtlich in Kürze eine Politik ankündigen, die den Einsatz von RISC-V-Chips landesweit ausweitet. Eine Zusammenarbeit zwischen der EU und China wird erwartet
• Für die Weiterentwicklung von RISC-V sollte man Projekte fördern, die Raspberry Pi ähneln, um engagierten Nutzern nützliche Geräte bereitzustellen
  • Es werden günstige Computer für das Portieren von Software benötigt
  • Ohne verfügbare Software ist Hardware bedeutungslos
• Es sollte auch im allgemeinen Computing eingesetzt werden, beginnend mit Bürocomputern in Behörden
  • Es kann nicht langsamer sein, als Windows 11 auf x86 zu installieren
• Es gibt dazugehörige Folien von hpcasia25 und einen Bericht über eine FPGA-Emulationsplattform
  • Es wird ein Vektorprozessor entwickelt, der den Atrevido-Core und die Vitruvius-VPU von Semidynamics verwendet
  • Laut einem aktuellen Bericht verfügt er über eine Vektorlänge von 16.384 Bit und 16 Lanes
  • Angestrebt werden 32 Kerne, gemeinsamer L3-Cache und HBM-Zugriff
• Man sollte sich auf ein Betriebssystem und Programmiersprachen stützen, die nicht durch Exportkontrollen reguliert werden
• Es gibt Skepsis gegenüber Europas Bemühungen um Souveränität im Supercomputing
  • Europa hat die Aussicht aufgegeben, eigene Chips zu entwickeln, und wird letztlich auf Lieferungen aus China angewiesen sein
• Es ist ironisch, dass ARM ein zu 100 % britisches europäisches Unternehmen ist
• Die Chips von Axelera folgen einer ähnlichen Formel wie Googles Tensor Processing Unit
  • Der Fokus liegt derzeit auf bestehenden Architekturen; es braucht etwas Neues, das die grundlegenden Grenzen der Matrixmultiplikation überwinden kann
• Das Investitionsvolumen in Europa ist viel zu gering
  • Eine Förderung von 240 Millionen Euro über sechs Jahre ist unzureichend
  • US-Unternehmen investieren Milliarden von Dollar
  • Statt die Mittel auf 38 Partner zu verteilen, braucht es konzentrierte Investitionen
  • Die EU meint es mit Technologie nicht ernst
  • In einer Situation, in der das Vertrauen in die USA sinkt, sind größere Investitionen nötig
• Wer RISC-V für Souveränität im Supercomputing gewählt hat, wird am Ende wahrscheinlich Produkte aus China kaufen