Wie man eine 20-Milliarden-Dollar-Halbleiter-Fab baut

• Halbleiter haben die Kosten pro Transistor extrem gesenkt, doch die Baukosten von Fabs sind auf 10 bis über 20 Milliarden US-Dollar gestiegen und werden damit zum Engpass in den Lieferketten für AI, Mobile und Computing
• Die Chipherstellung besteht darin, auf Siliziumwafern wiederholt Schichten aufzubringen, zu strukturieren, zu dotieren und thermisch zu behandeln, um FEOL-Bauelemente und BEOL-Metallverdrahtung aufzubauen; führende Prozessknoten können mehr als 80 Masken und Tausende Schritte erfordern
• Moderne Fabs sind riesige Systeme aus Cleanroom, Sub-Fab, Interstitial-Bereich und externen Versorgungseinrichtungen, in denen Partikel, Vibrationen, Strom, Gase und Reinstwasser gleichzeitig kontrolliert werden müssen
• 70–80 % der Kosten einer neuen Fab entfallen auf Prozessequipment; Lithografieanlagen wie ASML EUV kosten Hunderte Millionen Dollar pro Stück, und Lithografie allein wird auf etwa 20 % der Gesamtkosten geschätzt
• Je weiter Prozessknoten voranschreiten, desto stärker steigen Equipmentpreise, Maskenzahl und Automatisierungsanforderungen; diese Last konzentriert die Fertigung an der Spitze auf wenige Unternehmen wie TSMC, Samsung und Intel sowie auf eine fabless-foundry-Struktur

---

Transistoren wurden billig, Fabs teuer

• Halbleiter wurden zur Grundlage für PCs, Internet, Mobiltelefone und AI; GPUs spielen durch großskalige Matrixberechnungen eine wichtige Rolle für den Fortschritt der AI-Technologie
• Gemäß Moore’s Law wurden Transistoren kleiner und günstiger
  • Das TR-1-Transistorradio von 1954 nutzte 4 Transistoren; der Preis pro Stück lag bei 2,50 Dollar, inflationsbereinigt auf 2024 bei 29,03 Dollar
  • Der AMD Ryzen 9 7950X3D enthält 9,9 Milliarden Transistoren und wird für 650 Dollar verkauft, was etwa 0,000000066 Dollar pro Transistor entspricht
  • Seit den 1950er-Jahren sind die Transistorkosten auf etwa ein Dreihundertmillionstel gesunken
• Die Kosten der Fertigungsanlagen sind dagegen stark gestiegen
  • Ende der 1960er- bis Anfang der 1970er-Jahre kostete eine Fab etwa 4 Millionen Dollar, inflationsbereinigt auf 2024 etwa 31 Millionen Dollar
  • Moderne Fabs können 10 bis über 20 Milliarden Dollar kosten
  • Zwei Arizona-Fabs von Intel werden auf jeweils 15 Milliarden Dollar geschätzt, Samsungs Fab in Taylor, Texas, auf 25 Milliarden Dollar
• Moore’s Second Law oder Rock’s Law beschreibt die Beobachtung, dass sich die Kosten von Halbleiter-Fabs alle vier Jahre verdoppeln
• Moderne Chipstrukturen sind etwa 50 nm breit, ungefähr 1/2000 der Breite eines menschlichen Haares
  • Materialien werden in Schichten von nur wenigen Atomen Dicke angeordnet
  • Ein Staubkorn, eine winzige Spannungsschwankung oder eine kleine Verunreinigung kann zum Produktionsausfall führen
  • Diese Bedingungen müssen nicht in einem Labor, sondern in einer Fabrik aufrechterhalten werden, die jedes Jahr Hunderte Millionen Chips produziert

Chips entstehen durch das Stapeln von FEOL- und BEOL-Schichten

• Computerchips sind Strukturen aus mehreren Schichten
• Im unteren FEOL(front end of line)-Bereich befinden sich siliziumbasierte Bauelemente wie Transistoren, Kondensatoren, Widerstände und Dioden
• Im oberen BEOL(back end of line)-Bereich liegen feine Metallverdrahtungsschichten, die die Bauelemente verbinden
  • Intels aktueller Prozess besteht aus 15 Metallverdrahtungsschichten
  • Unterschiedliche Schichten sind durch dielektrische Isolatoren getrennt
  • Verbindungen zwischen Schichten erfolgen über Löcher, sogenannte Vias
• Chips werden hergestellt, indem auf hochreinen Silizium-Wafern wiederholt Material hinzugefügt, teilweise entfernt und anschließend erneut Material hinzugefügt oder verändert wird
• Dieses Herstellungsverfahren ist der 1959 von Jean Hoerni bei Fairchild Semiconductor erfundene Planarprozess(planar process) und machte integrierte Schaltungen sowie moderne Computertechnik möglich

Vier Kernprozesse

• Schichtbildung

  • Schichtbildung(layering) ist der Prozess, bei dem sehr dünne Materialschichten auf die Waferoberfläche aufgebracht werden
  • Die Schichtdicke kann auf unter 1 nm sinken, also auf etwa 1/100.000 der Dicke eines menschlichen Haares
  • Je nach Prozessschritt werden Isolatoren, Leiter und Halbleitermaterialien verwendet
  • Zu den wichtigsten Methoden gehören thermische Oxidation, chemische Gasphasenabscheidung(CVD) und Sputtern
  • Moderne Atomlagenabscheidung bietet eine Präzision, mit der sich Schicht für Schicht einzelne Atomlagen aufbauen lassen

• Strukturierung

  • Strukturierung(patterning) ist der Prozess, bei dem ein bestimmtes Muster auf den Wafer übertragen und Material an den benötigten Stellen selektiv entfernt wird
  • Moderne Halbleiter nutzen Fotolithografie
  • Auf den Wafer wird das lichtempfindliche Material Photoresist aufgetragen, anschließend wird Licht einer bestimmten Wellenlänge durch eine mit einem Muster versehene Maske gestrahlt
  • Ein Stepper oder Scanner bewegt die Maske über den Wafer und belichtet Hunderte Chipbereiche
  • Nach der Belichtung wird der Photoresist entwickelt, und das freigelegte Material wird durch Nass- oder Trockenätzen entfernt
  • Nassätzen verwendet flüssige Chemikalien wie Flusssäure, Trockenätzen Gase wie plasmatisiertes Fluor

• Dotierung

  • Dotierung(doping) ist der Prozess, bei dem winzige Mengen von Verunreinigungen in ein Halbleitermaterial eingebracht werden, um dessen elektrische Leitfähigkeit zu verändern
  • Werden Elemente der Gruppe V wie Phosphor oder Arsen in Silizium eingebracht, entsteht ein n-Typ-Halbleiter mit vielen freien Elektronen
  • Werden Elemente der Gruppe III wie Bor eingebracht, entsteht ein p-Typ-Halbleiter mit vielen Löchern
  • Durch passende Anordnung von p- und n-Typ-Silizium lassen sich Bauelemente wie Transistoren herstellen
  • Früher wurde vor allem Diffusion genutzt, heute erfolgt Dotierung überwiegend durch Ionenimplantation

• Thermische Behandlung

  • Thermische Behandlung ist ein Prozess, bei dem der Wafer erhitzt oder gekühlt wird, um gewünschte Materialeigenschaften zu erreichen
  • Ionenimplantation beschädigt die Kristallstruktur des Siliziums; Rapid Thermal Annealing repariert diese Schäden
  • Wärmelampen erhitzen den Wafer innerhalb weniger Sekunden auf über 1.000 Grad und kühlen ihn anschließend langsam ab, wodurch die Kristallstruktur wiederhergestellt wird
  • Auch in der Lithografie wird Wärme eingesetzt, um flüssigen Photoresist zu backen und auszuhärten

Hilfsprozesse erhöhen die Komplexität

• CMP(chemical mechanical polishing) planarisiert die Waferoberfläche, um Höhenunterschiede zu reduzieren, die sich beim Aufbau mehrerer Schichten ansammeln
  • Es wird auch genutzt, wenn durch Ätzen erzeugte Löcher mit Material gefüllt und anschließend das überschüssige obere Material durch Polieren entfernt wird
• Reinigung wird wiederholt durchgeführt, um Chipdefekte durch feine Partikel zu verhindern
  • In modernen Fabs kann ein Wafer während der Produktion mehr als 200-mal gereinigt werden
  • Lösungsmittel und Reinstwasser werden verwendet
• Messtechnik(metrology) misst Wafer an verschiedenen Punkten im Prozess, um Fertigungsfehler oder Defekte zu erkennen
• Frühe integrierte Schaltungen konnten mit 5–10 Masken und Dutzenden Prozessschritten hergestellt werden, moderne Spitzenchips können jedoch mehr als 80 Masken und Tausende einzelner Prozessschritte erfordern
• Nach Abschluss der Prozessschritte geht der Wafer in Montage und Packaging
  • Der Wafer wird in einzelne Chips geschnitten
  • Chips werden mit Verdrahtung oder anderen Chips verbunden
  • Sie werden mit einer Schutzbeschichtung umhüllt
  • Packaging kann innerhalb der Fab oder in separaten Anlagen stattfinden

Nanometerfertigung erfordert extreme Kontrolle

• In der normalen Fertigung gibt es gewisse Toleranzen, in der Halbleiterfertigung verschwinden sie nahezu
• Um Transistoren von wenigen nm Größe herzustellen, ist eine um Hunderttausende Male höhere Genauigkeit als in herkömmlicher Fertigung erforderlich
• Ein einziges feines Partikel kann eine Verbindung kurzschließen und den gesamten Chip zerstören; selbst wenige Atome an der falschen Stelle können einen Prozessschritt scheitern lassen
• In der Halbleiterforschung der Bell Labs in den 1940er-Jahren wurde ein Fall identifiziert, bei dem eine extrem kleine Menge Kupferatome, die ein Forscher nach dem Berühren eines Kupfertürgriffs mit den Händen übertragen hatte, das Material ruinierte
• Intel stellte fest, dass selbst kleine Equipmentänderungen die Yield einer neuen Fab für Monate oder Jahre senken können
  • Um dies zu verhindern, führte Intel den Copy EXACTLY!-Prozess ein
  • Neue Fabs wurden so identisch wie möglich zu bestehenden Fabs gebaut, bis hin zu Farbe und Marke der Wandfarbe

Grundstruktur moderner Fabs

• Moderne Halbleiter-Fabs bestehen typischerweise aus vier Ebenen
  • dem Cleanroom, in dem der Prozess tatsächlich stattfindet
  • der Sub-Fab unterhalb des Cleanrooms
  • einem Interstitial-Bereich oberhalb des Cleanrooms mit Ventilatoren und Filtern zur Luftrezirkulation
  • externen Versorgungseinrichtungen
• Im Cleanroom stehen Prozessanlagen wie ASML-EUV-Lithografieanlagen, CVD-Anlagen, Ionenimplanter und Wet Benches für Reinigung und Ätzen
• Equipmenthersteller bestehen aus wenigen spezialisierten Unternehmen wie ASML, Lam Research, Applied Materials und Tokyo Electron
• Wichtige Prozessanlagen können 5 bis 10 Millionen Dollar kosten, einige liegen über 100 Millionen Dollar
• ASMLs modernste Fotolithografieanlagen kosten fast 400 Millionen Dollar
• Moderne Logic-Fabs können 40.000–50.000 Wafer pro Monat produzieren, Memory-Fabs bis zu 120.000 pro Monat
• Für diese Produktionsmenge können mehr als 1.000 Prozessanlagen erforderlich sein

Cleanroom und automatisierte Logistik

• Halbleiter-Fabs werden meist als Class-10- oder Class-100-Cleanrooms gebaut
  • Pro 1 ft³ Luft sind höchstens 10 bzw. 100 Partikel ab 0,5 Mikron erlaubt
  • In einem normalen Wohnhaus gibt es etwa 500.000 Partikel pro 1 ft³
  • In einem Operationssaal liegt der Wert bei etwa 100.000
• HEPA- oder ULPA-Filter in der Cleanroom-Decke drücken Luft nach unten; sie wird durch den Boden in die Sub-Fab zurückgeführt und erneut zirkuliert
• Der Cleanroom hält gegenüber der Umgebung Überdruck, um das Eindringen externer Partikel zu verhindern
• Luftwechsel erfolgen Hunderte Male pro Stunde, weit mehr als die 5–10 Mal pro Stunde in einem normalen Büro
• Der Cleanroom einer großen Fab kann über 500.000 bis 1 Million ft² groß sein, wodurch auch das HVAC-System riesig wird
• Hersteller machen nicht den gesamten Cleanroom extrem sauber, sondern isolieren stärker den Bereich um den Wafer
  • Wafer werden in geschlossenen Pods namens FOUP(front opening unified pod) transportiert
  • Auch die Prozessanlagen selbst bilden geschlossene Mini-Environments
  • In einer TSMC-Fab werden Wafer innerhalb eines Class-100-Cleanrooms in einem Class-0.1-Mini-Environment gehandhabt
• FOUPs bewegen sich auf einem deckenbasierten Schienensystem für automatisierte Logistik zwischen Prozessanlagen
  • Einige ältere Fabs nutzen bodenbasierte fahrerlose Transportsysteme
  • Ein einzelner Wafer kann Monate benötigen, um den gesamten Prozess zu durchlaufen
  • Zu jedem Zeitpunkt befinden sich Zehntausende Wafer in unterschiedlichen Phasen des Produktionsprozesses
  • Während des Prozesses können Wafer mehrere Meilen zurücklegen
• Gelagerte FOUPs können zur Vermeidung von Kontamination mit Stickstoff gespült werden

Eine Fabrik, die Vibrationen, Elektromagnetik und Strom kontrolliert

• Prozessanlagen sind extrem vibrationsempfindlich, und auch laute Geräusche können den Herstellungsprozess negativ beeinflussen
• Fabs werden üblicherweise abseits externer Vibrationsquellen wie Flughäfen, Bahnlinien und stark befahrener Autobahnen gebaut
• In einem Fall war ein Abluftschacht 400 ft vom Fab-Gebäude entfernt die Ursache für unzulässige Vibrationen im Cleanroom-Boden
• Eine Fab muss 100-mal mehr mechanische Energie und 50-mal mehr Luftströmung als ein normales Gebäude aufnehmen und dabei Vibrationen auf einem Niveau halten, das mehrere Größenordnungen unterhalb dessen liegt, was Menschen wahrnehmen können
• Cleanroom-Böden werden meist als tiefe Beton-Waffelplatten mit 2–4 ft Dicke gebaut
  • Dicht gesetzte Stützen erhöhen die Steifigkeit
  • Darüber wird ein metallischer Doppelboden für Rohrleitungen und Kabel installiert
  • Prozessanlagen können auf separaten Sockeln stehen, um Vibrationen durch Schritte von Beschäftigten zu vermeiden
• Empfindliche Anlagen wie Lithografieequipment können aktive Schwingungsdämpfer erfordern
• In erdbebengefährdeten Regionen können seismische Dämpfer oder spezielle Fundamente verwendet werden, um das Gebäude vom umgebenden Boden zu entkoppeln
• Auch andere Störquellen werden kontrolliert
  • Lithografiebereiche nutzen spezielles gelbes Licht, um eine Belichtung des Photoresists zu verhindern
  • Antistatische Materialien werden verwendet, um elektrostatische Aufladung zu verhindern
  • Zur Reduzierung elektromagnetischer Interferenzen sind Equipmentabschirmung und Minimierung von EMF-Quellen erforderlich
  • Ersatzgeneratoren und unterbrechungsfreie Stromversorgungen werden für Stromausfälle eingesetzt
  • Temperatur und Luftfeuchtigkeit müssen in engen Bereichen gehalten werden
  • RF-Abschirmung zu Sicherheitszwecken kann eingeplant werden

Sub-Fab und Versorgungseinrichtungen

• Die Sub-Fab ist die Versorgungsebene unterhalb des Cleanrooms, die die Prozessanlagen unterstützt
• EUV-Lithografieanlagen benötigen neben dem Hauptgerät im Cleanroom auch CO₂-Laser und Vakuumpumpen im darunterliegenden Stockwerk
• Auch Ionenimplanter und Sputteranlagen benötigen Vakuum; eine große Fab kann Tausende Vakuumpumpen haben
• Eine Fab verwendet verschiedene hochreine Chemikalien und Gase
  • Stickstoff wird zum Spülen und Reinigen von FOUPs und Prozessanlagen genutzt
  • Sauerstoff wird in Oxidationsöfen und Abatement-Anlagen verwendet
  • Argon wird für Plasmareaktionen genutzt
  • Wasserstoff wird zur Reinigung von EUV-Anlagen eingesetzt
• Einige Chemikalien erfordern eine Reinheit von 99,9999999 %
• Rohrleitungen sind sehr groß und komplex, manche können einen Durchmesser von 10 ft erreichen
• Toxische und gefährliche Stoffe erfordern spezielle Handhabung
  • Phosphin und Arsin sind hochgiftige Stoffe, die für Dotierung verwendet werden
  • Silan wird in einigen CVD-Prozessen eingesetzt und kann sich bei Luftkontakt selbst entzünden
  • Chlortrifluorid, das zur Reinigung von CVD-Kammern genutzt wird, ist so reaktiv, dass es sogar nassen Sand verbrennen kann
• Für die Abgasbehandlung sind mehrere separate Abluftsysteme erforderlich
  • Nebenprodukte, insbesondere Ammoniak, werden getrennt gehalten, damit sie nicht miteinander reagieren
  • Abatement-Anlagen und Scrubber entfernen gefährliche Stoffe
• In der Sub-Fab befinden sich außerdem Schaltschränke, Transformatoren, Ventilatoren, Lüftungsgeräte, Chiller, RF-Generatoren, Wärmetauscher und mehr
• Auch Rohrleitungen und Equipment müssen viel strengere Standards erfüllen als in normaler Fertigung
  • Edelstahl und Teflonbeschichtungen werden verwendet
  • Rohrinnenseiten werden elektropoliert, um Partikelabgabe und die Ansammlung von Verunreinigungen zu reduzieren
  • Orbital welding wird eingesetzt, um Lecks und Kontamination zu verringern
  • Equipment und Materialien können in Cleanrooms hergestellt, doppelt in Plastikbeutel verpackt und zur Baustelle transportiert werden

Wasser, Gase, Strom und Bauumfang

• Um große Prozessanlagen in den Cleanroom zu bringen, sind Industrieaufzüge erforderlich, die Zehntausende Pfund heben können
• Eine große Logic-Fab kann 50.000 m³ Stickstoff pro Stunde verbrauchen, weshalb vor Ort eine Luftzerlegungsanlage zur Erzeugung von Stickstoff, Sauerstoff und Argon stehen kann
• Für Waferreinigung und CMP werden große Mengen Reinstwasser benötigt
  • Eine große Fab kann mehrere Millionen Gallonen Reinstwasser pro Tag verbrauchen
  • Das entspricht ungefähr dem Wasserverbrauch einer Stadt mit 50.000 Einwohnern
  • Für die Herstellung von Reinstwasser sind separate Spezialanlagen erforderlich
• Eine große Fab kann etwa 100 MW Strom benötigen, rund 10 % der Leistung eines großen Kernreaktors
• Es gab Fälle, in denen Fabs abgesagt oder verlegt wurden, weil regionale Versorger Strom- und Wasserversorgung nicht garantieren konnten
• Um Prozessbedingungen aufrechtzuerhalten, werden Zehntausende Sensoren eingesetzt, die Partikelniveaus, Druck, Verunreinigungsgrade und mehr überwachen
• Eine große Fab kann Hunderttausende ft² Cleanroom-Fläche und ein Gelände von Hunderten Acres haben
• Der Bau erfordert Zehntausende Tonnen Baustahl und Hunderttausende yd³ Beton
  • Intel gibt an, dass seine Fab doppelt so viel Beton wie der Burj Khalifa und fünfmal so viel Metall wie der Eiffel Tower verwendet
• Für den Bau werden Tausende speziell geschulte Arbeitskräfte benötigt
  • Intels Fab in Magdeburg wird zu Spitzenzeiten voraussichtlich mehr als 9.300 Personen erfordern
  • TSMCs Arizona-Fab nutzt 12.000 Personen
• Arbeiter müssen clean construction-Protokolle befolgen
  • Geräte zur Entfernung von Schweißrauch werden eingesetzt
  • Es gab Fälle, in denen auf der Baustelle geschnittene Kanten mit Epoxidfarbe gestrichen wurden, um Partikelabgabe zu verhindern
  • Rohrleitungen und mechanische Ausrüstung können außerhalb der Baustelle vorgefertigt und anschließend installiert werden

Equipmentinstallation und Yield-Ramp-up

• Wenn die Phase blow down erreicht ist, in der der Cleanroom Überdruck halten kann, beginnt die Installation des Prozessequipments
• Equipment kommt in mehreren Teilen an und kann über lange Zeit vorsichtig montiert werden
• ASMLs fortschrittliche EUV-Anlagen werden mit 40 Frachtcontainern, 20 Lkw und 3 Frachtflugzeugen transportiert
• Prozessequipment ist sehr empfindlich; Wird es fallengelassen oder angestoßen, kann das Verzögerungen und Reparaturkosten in Millionenhöhe verursachen
• Nach der Equipmentinstallation kann es 6 Monate bis 1 Jahr Ramp-up dauern, bis die Fab eine akzeptable Prozess-Yield erreicht
• Trotz Größe und Komplexität werden Fabs im Durchschnitt in etwa 2–4 Jahren gebaut
• In den USA ist der Bau von Fabs tendenziell langsamer und teurer als in anderen Regionen
  • Die Bauzeit von US-Fabs stieg von durchschnittlich etwas über 650 Tagen in den 1990er-Jahren auf über 900 Tage in den 2010er-Jahren
  • In asiatischen Ländern liegt sie bei etwa 600–700 Tagen
  • Strenger gewordene Umweltprüfungsverfahren werden als ein Teilgrund genannt
  • US-Fabs können nach Intel-Angaben 30 % teurer sein, nach TSMC-Angaben bis zu viermal so teuer
  • Der Faktor vier bezieht sich wahrscheinlich nur auf die Facility; in diesem Fall liegen die Gesamtkosten der Fab etwa 60–90 % höher

Die Kostenstruktur verschiebt sich hin zum Equipment

• 70–80 % der Kosten einer neuen Fab entfallen auf Prozessequipment
• Auch die Aufrüstung einer bestehenden Fab auf einen fortschrittlicheren Prozessknoten kann einen erheblichen Teil der Kosten eines kompletten Neubaus ausmachen
• Mitte der 1980er-Jahre waren bei DRAM-Fabs Facility-Kosten und Equipmentkosten ungefähr ähnlich hoch, Ende der 1990er-Jahre machte Equipment den Großteil der Kosten aus
• Die Facility-Baukosten gliedern sich in Posten wie Tragwerk, Ausbau, Erschließung sowie Service- und mechanische Systeme
• Anders als bei Einfamilienhäusern ist der Anteil von Mechanik, Elektrik und Services bei Fabs sehr groß
  • Wegen Reinstwasseranlagen, mehrfachen Abluftsystemen und großem HVAC machen Serviceposten etwa zwei Drittel der Facility-Kosten einer neuen Fab aus
  • Bei Einfamilienhäusern liegt dieser Anteil unter 20 %
• Der größte Posten unter den Equipmentkosten ist meist Lithografieequipment
  • Danach folgen Abscheideanlagen sowie Reinigungs- und Ätzanlagen
  • Lithografieequipment wird auf etwa 20 % der Kosten einer neuen Fab geschätzt
  • Das bedeutet, dass die Kosten des Lithografieequipments mit den Kosten der gesamten Fab-Facility vergleichbar sein können

Jeder Wechsel des Prozessknotens erhöht die Kosten

• Bei modernen Halbleiter-Fabs steigen die Fab-Kosten mit jedem neuen Prozessknoten um etwa 30 %
• Der erste Kostentreiber ist teureres Equipment
  • ASML-EUV-Lithografieanlagen sind deutlich teurer als die von ihnen ersetzten DUV-Anlagen
• Der zweite Kostentreiber sind mehr Masken und Prozessschritte
  • Je kleiner Transistoren werden, desto mehr Metallverdrahtungsschichten kommen hinzu
  • FinFETs erfordern mehr Schichtbildungsschritte als frühere einfache Transistoren
• EUV kehrte diesen Trend zeitweise um
  • Es ermöglichte, Aufgaben, die zuvor zwei oder mehr Masken erforderten, mit einer einzigen Maske auszuführen und so Prozessschritte zu reduzieren
• Wenn ein Produkt doppelt so viele Fertigungsschritte hat und mit gleicher Produktionsmenge hergestellt werden soll, wird auch doppelt so viel Equipment benötigt
• Auch größere Wafer erhöhen die Kosten
  • In den 1970er-Jahren wurden 50-mm-Wafer verwendet
  • Heutige Spitzen-Fabs nutzen 300-mm-Wafer
  • Der Umstieg auf 450 mm war geplant, wurde aber nicht umgesetzt
• Der Wechsel auf 300-mm-Wafer erhöhte den Einsatz automatisierter Logistikausrüstung stark
  • Denn Wafer in FOUPs waren zu schwer, um sie von Menschen direkt zu transportieren
  • Automatisierte Logistik erfordert größere Strukturen und höhere Cleanroom-Decken

Die Branche wird durch die Fabless-Foundry-Struktur neu geordnet

• Als Fabs noch günstig waren, konnten Chiphersteller eigene Fabs besitzen
• Mit steigenden Fab-Kosten wuchs die Belastung durch den Betrieb führender Fertigungsanlagen, und es gab immer weniger Hersteller mit ausreichend großem Produktionsvolumen, um die Kosten zu verteilen
• Die effiziente Größe einer 150-mm-Wafer-Fab liegt bei etwa 10.000 Wafern pro Monat, bei einer 300-mm-Logic-Wafer-Fab steigt sie auf 40.000 pro Monat
• Memory-Wafer-Fabs sind mit 120.000 Wafern pro Monat noch größer
• Heute gibt es nur wenige Unternehmen, die führende Knoten betreiben wollen, darunter TSMC, Samsung und Intel
• Das fabless model, bei dem Unternehmen wie Apple und Nvidia Chips entwerfen und Foundries wie TSMC sie fertigen, hat sich verbreitet
• Foundries bündeln Aufträge mehrerer Chipunternehmen und erreichen so die Größenordnung, die nötig ist, um Spitzen-Fabs zu tragen

Fabs sind Massenproduktionsanlagen auf atomarer Ebene

• Moderne Gigafabs produzieren jedes Jahr Hunderte Millionen Chips, und jeder Chip enthält Milliarden Transistoren
• Halbleiterfertigung muss rund um die Uhr und das ganze Jahr über zuverlässig riesige Materialmengen auf atomarer Ebene wiederholt manipulieren
• Fab-Kosten entstehen an der Schnittstelle zwischen der Größenordnung einer Massenproduktionsfabrik und einer Präzision, die kaum vorstellbar ist

[GN⁺]

Meinungen auf Hacker News

• Ich habe auf dem Arbeitsweg ein paar Tage lang Marketplace mit Kai Ryssdal auf NPR/KQED gehört; zuletzt ging es um den CHIPS and Science Act und die neuen Halbleiterwerke, die TSMC und Intel in Phoenix, Arizona, bauen.
  Es wird zwar noch Jahre dauern, bis die bereits im Bau befindlichen Werke in Produktion gehen, aber schon jetzt entsteht ein ganzes Ökosystem: von den aktuellen Baustellen über die Ausbildung künftiger Arbeitskräfte bis hin zu Zuliefer- und Dienstleistungsunternehmen, die diese riesigen Werke unterstützen werden.
  Die Mittel aus dem CHIPS Act sind nicht nur wichtig, um Fertigungsanlagen anzuziehen, sondern auch, um aus wirtschaftlicher und nationaler Sicherheits-Perspektive Fähigkeiten in der nötigen Größenordnung zurückzugewinnen, die die USA verloren haben.
  Wer Interesse hat, kann die Sendung als Podcast hören: https://www.npr.org/podcasts/381444600/marketplace

  • TSMC hat viele Ingenieure von Taiwan nach Phoenix versetzt, und es wurde von Grund auf eine Siedlung mit Unterkünften, Schulen und ethnischen Lebensmittelgeschäften aufgebaut.
    Es wird spannend sein, welche kulturellen und wirtschaftlichen Auswirkungen diese Entwicklung in den kommenden Jahren auf Phoenix haben wird.
  • Das nennt man eine positive Externalität.
    Deshalb hat Outsourcing viel größeren Schaden angerichtet, als versprochen wurde, und Reshoring könnte weit mehr Arbeitsplätze schaffen als erwartet.
    Allerdings machen Politiker wie üblich zwar das Richtige, setzen es aber auf die falsche Weise um, sodass das Endergebnis derzeit eher in Richtung Stagflation zu gehen scheint.
  • Ich frage mich, ob Intel für den Ausbau in Arizona ASML-EUV-Anlagen kauft.
    Es sieht so aus, als würde Intel ASML EUV komplett überspringen; wenn das stimmt, verstehe ich nicht, wie sie bei 7 nm bis 5 nm brauchbare Ausbeuten erzielen wollen.
    Von High-NA scheint das auch nicht zu kommen, und das wirkt eher wie eine kurzfristige Ablenkung.
  • Was wären konkret „begleitende Unternehmen“? Ich frage mich, ob damit zum Beispiel Schulen für die Familien der Arbeiter gemeint sind.

• Zum Vergleich: Der Bau des World Trade Center kostete 2 Milliarden Dollar.
  Ich habe 35 Jahre in der Halbleiterbranche gearbeitet, und dieser Artikel ist unter den allgemeinverständlichen Texten darüber, was in die Chipfertigung einfließt, einer der besten, die ich je gesehen habe.
  Die Balance aus Erklärung und Grafiken ist perfekt, ohne übermäßig zu vereinfachen.

  • Das dachte ich auch.
    Meine Promotion lag in einem an SiC angrenzenden Bereich; mit so einer Einführung hätte ich damals viel schneller Anschluss gefunden.

• Ein wirklich interessanter Artikel.
  Es ist immer wieder erstaunlich, wie weit die Menschheit gekommen ist, und wenn man auf dem iPhone Angry Birds spielt, vergisst man leicht die enorme Forschung, die Ressourcen und das spezialisierte Wissen, die die moderne Technikwelt möglich gemacht haben.
  Wer tiefer in die Geschichte der Halbleiterindustrie und ihre aktuellen Dilemmata einsteigen will, dem empfehle ich auch nachdrücklich Chip War von Chris Miller.

• Ein wenig damit verwandt: Es gibt ein Video von einem Highschool-Schüler, der mit „kleinem Budget“ in der Garage seiner Eltern seine eigene Halbleiter-Fab gebaut hat.
  https://youtube.com/watch?v=IS5ycm7VfXg
  Ein sehr interessantes Video, aber ein bisschen schade, dass er die Idee nicht weitergetrieben hat.
  Ich hätte wirklich gern gesehen, wie jemand zu Hause etwas wie einen 6502 baut.

  • Sam baut inzwischen zusammen mit Jim Keller (ehemals AMD) Atomic Semi auf.
    https://atomicsemi.com/about/#:~:text=general%20fabrication%20equipment.-,Team,-Atomic%20was%20founded

• Besonders dieser Punkt ist mir aufgefallen: Nur noch sehr wenige Unternehmen wie TSMC, Samsung und Intel wollen hochmoderne Nodes betreiben, und die Branche hat sich zum fabless Modell bewegt, bei dem Apple oder Nvidia Chips entwerfen und Foundries wie TSMC sie fertigen.
  Bündelt man die Aufträge vieler Chipunternehmen, kann eine Foundry die Größenordnung erreichen, um sich eine modernste Fab leisten zu können.
  Ich frage mich, ob KI-Training langfristig ähnlich laufen wird, und teilweise ist das meiner Ansicht nach schon heute so.

  • Das ist bereits passiert.
    Die Kosten für das Training von GPT sind von Modell zu Modell exponentiell gestiegen und liegen im Bereich von mehreren Millionen Dollar.
    Es hat gute Gründe, dass die neuesten GPT-4-Konkurrenten von Meta oder Google kommen.

• Interessanter Artikel.
  „Moores zweites Gesetz“, auch Rocks Gesetz, besagt, dass sich die Kosten einer Halbleiter-Fab alle vier Jahre verdoppeln; wenn das weiter stimmt, kostet eine einzelne Fab in 30 Jahren mehr als 3 Billionen Dollar.
  Das bedeutet letztlich, dass allein aus wirtschaftlichen Gründen eine harte Obergrenze für Node-Verbesserungen entsteht.

  • Sam Altman hat vor Kurzem versucht, 7 Billionen Dollar für Chips aufzutreiben; vielleicht wollte er dieser Kurve einfach voraus sein.
  • Interessant ist, dass diese Rechnung ziemlich genau aufgeht.
    Vor 30 Jahren lag die Marktkapitalisierung von Microsoft grob bei 20 Milliarden Dollar, heute sind es 3 Billionen Dollar.
    Es wäre überhaupt nicht überraschend, wenn dasselbe noch einmal passiert.

• Beruflich war ich schon mehrmals auf großen Baustellen.
  Wenn man hört: „Das ist ein 40-Millionen-Dollar-Projekt“, und dann sieht, wie viele Arbeiter, Maschinen und Materialien in Bewegung sind, denkt man: So sieht es also aus, wenn 40 Millionen Dollar in Bewegung sind.

  • Ein erheblicher Teil dieses Geldes geht in Genehmigungen, Verwaltung und Versicherungen.
    Was man tatsächlich sieht, sind wahrscheinlich eher 10 bis 20 Millionen Dollar, die es geschafft haben, nicht erfolgreich von der Bürokratie aufgesogen zu werden.

• Das Computer History Museum führte 2007 ein Oral-History-Interview mit TSMC-Gründer Morris Chang.
  Chang erzählte seine persönliche Geschichte: vom chinesischen Festland nach Taiwan, dann zum Studium und zur Arbeit in die USA; seine Bewerbung für ein MIT-Promotionsprogramm wurde abgelehnt, aber er landete glücklicherweise schnell auf der Spur einer stark wachsenden Industrie.
  Nachdem er genügend Vermögen, Branchenkenntnis und Kontakte aufgebaut hatte, kehrte er nach Taiwan zurück und gründete TSMC; der Rest ist bekannte Geschichte.
  Er verglich auch die Engineering-Stile in Asien und den USA: Asiatische Ingenieure seien systematischer, fleißiger im Lernen und geordneter, während amerikanische Ingenieure tendenziell innovativer, aber weniger systematisch und weniger geordnet seien.
  Gleichzeitig sagte er, innovative und systematische Gruppen könnten einander ergänzen.
  https://archive.computerhistory.org/resources/access/text/2013/05/102658129-05-01-acc.pdf

• Eine leicht verwandte Frage: Ich frage mich, ob Intel bei ASML EUV-Anlagen kauft.
  Ich meine nicht High-NA-Anlagen, sondern normale EUV-Anlagen.
  Online konnte ich keine Antwort finden, aber die neue Fab in Irland scheint in den Bereich normaler EUV-Anlagen zu fallen.

  • Alle müssen bei ASML kaufen, und selbst wenn man will, gibt es eine Warteschlange.
    Wegen der überwältigenden Komplexität und Kosten ist es äußerst unwahrscheinlich, dass ein realistischer Wettbewerber auftaucht.
    Eine Fab im Milliarden-Dollar-Bereich würde auch nicht mit der Ausrüstung eines neuen Unternehmens experimentieren.
  • Es gibt keinen anderen Ort, an dem man EUV-Anlagen kaufen kann.
    ASML ist weltweit der einzige Anbieter.
    Irlands Fab 34 erhielt vor zwei Jahren ihre erste ASML-EUV-Anlage.
    High-NA-EUV-Anlagen dürften wohl nicht in diese Fab-Generation kommen; die erste Anlage wurde vor einigen Monaten an Intels Entwicklungs-Fab geliefert.

• Schritt 1: 20 Milliarden Dollar auftreiben.
  Schritt 2: Eine Halbleiter-Fab für 20 Milliarden Dollar bauen.
  https://knowyourmeme.com/memes/how-to-draw-an-owl