TSMC stellt 1,6-nm-Fertigungstechnologie mit Backside Power Delivery vor

• TSMC hat seine hochmoderne Fertigungstechnologie der 1,6-nm-Klasse vorgestellt. Als erster Prozess der Ångström-Klasse für die Massenproduktion verspricht er deutliche Leistungsverbesserungen gegenüber der vorherigen Generation N2P. Die wichtigste Innovation dürfte BSPDN (Backside Power Delivery Network) sein.

Hauptmerkmale von TSMCs 1,6-nm-Prozess

• Wie bei Knoten der 2-nm-Klasse kommen GAA-(Gate-All-Around)-Nanosheet-Transistoren zum Einsatz
• Einführung von Super Power Rail, einer Backside-Power-Delivery-Technologie
• Durch Innovationen bei Transistoren und BSPDN sind gegenüber N2P bei gleicher Spannung bis zu 10 % höhere Taktraten oder bei gleichem Takt und gleicher Komplexität 15–20 % geringerer Stromverbrauch möglich
• Je nach tatsächlichem Design lässt sich gegenüber N2P eine um 7–10 % höhere Transistordichte erreichen

Merkmale von SPR (Super Power Rail)

• Ausgereifte BSPDN-Technologie, optimiert für AI/HPC-Prozessoren
• Verbindung mit Source/Drain der Transistoren über spezielle Kontakte, wodurch der Widerstand sinkt und maximale Leistung/Effizienz erreicht wird
• Eine der komplexeren BSPDN-Implementierungen als Intels Power Via

TSMCs Fertigungsstrategie

• Da die Einführung von BSPDN die Prozesskosten deutlich erhöht, wird sie bei N2P/N2X nicht angewendet
• Portfolio mit klar differenzierten Vorteilen, sodass sich 2-nm-Knoten mit GAA und 1,6-nm-Knoten mit GAA+SPR nicht gegenseitig kannibalisieren

Zeitplan für die Massenproduktion

• Die Massenproduktion von A16 soll in der zweiten Hälfte 2026 beginnen. Mit tatsächlichen Produkten wird 2027 gerechnet
• Es wird ein Wettbewerb mit Intels 14A-Knoten erwartet

Einschätzung von GN⁺

• Der 1,6-nm-Prozess scheint sich neben einer höheren Transistordichte vor allem auf Leistungs- und Effizienzsteigerungen durch Backside Power Delivery zu konzentrieren. Besonders für Produktkategorien wie AI/HPC-Prozessoren, bei denen hohe Leistung und niedriger Stromverbrauch wichtig sind, wirkt die Technologie optimiert.
• Allerdings dürfte die komplexe BSPDN-Implementierung die Prozesskosten erheblich erhöhen. TSMC scheint daher eine Strategie zu verfolgen, 2-nm- und 1,6-nm-Knoten zu differenzieren und Kunden ein auf ihre Bedürfnisse zugeschnittenes Portfolio anzubieten.
• Da auch Intel ungefähr zur gleichen Zeit den 14A-Knoten einführen will, dürfte sich der Wettbewerb um die Spitzenposition verschärfen. Das Tempo technologischer Innovationen und der Ausbau der Produktionskapazitäten beider Unternehmen werden wichtige Faktoren für die Marktführerschaft sein.
• Allerdings ist bei modernsten Fertigungsprozessen das Risiko von Entwicklungsverzögerungen hoch, und Terminverschiebungen kamen in der Vergangenheit häufig vor. Deshalb bleibt abzuwarten, wann die tatsächliche Massenproduktion startet. Auch die anfängliche Ausbeute und der Aufbau ausreichender Produktionskapazitäten werden entscheidend sein.

[GN⁺]

Hacker-News-Meinungen

• TSMCs 1,6-nm-Prozess dürfte bis 2026 eine Transistordichte von 230 MTr/mm2 erreichen. Aktuell liegt TSMC mit 197 MTr/mm2 deutlich vor Samsung (150 MTr/mm2) und Intel (123 MTr/mm2).
• Die Messung in nm wird vom Marketing getrieben, wodurch ihre Bedeutung zunehmend unklar wird.
• Diese Ankündigung von TSMC wirkt wie eine Reaktion auf Intels 18A-Prozess für 2026.
• Backside Power Delivery:
  • Bezeichnet eine Änderung bei der Art, wie die CPU mit Strom versorgt wird.
  • Bisher erfolgte die Stromversorgung über Pins an der Unterseite der CPU, das neue Verfahren versorgt sie nach Vermutung über die Oberseite der CPU, auf der sich der Kühlkörper befindet.
• Während TSMCs A16-Prozess erst 2027 kommt, soll Intel 18A ab 2026 in den breiten Einsatz gehen, was für TSMC nachteilig sein könnte. Das könnte für Fabless-Unternehmen eine Gelegenheit sein, Intels Foundry-Service auszuprobieren.
• Als verwandtes Thema wird das Buch Chip War empfohlen. Es soll faktenbasiert und zugleich sehr prägnant geschrieben sein.
• Der beeindruckendste Teil dieser Ankündigung scheint die um 15–20 % geringere Leistungsaufnahme bei gleicher N2-Komplexität/-Geschwindigkeit zu sein.
• In Apple-Produkten dürfte das wohl etwa zu Weihnachten zum Einsatz kommen, bei anderen Herstellern vermutlich erst gegen Ende des Jahrzehnts.
• Es ist interessant, dass nun auch bei Halbleitern die Rückseite genutzt wird – ähnlich wie bei PCBs, deren Rückseite man gewissermaßen jetzt erst verwendet.