Selbstgebautes 6-GHz-Pulskompressionsradar

 (hforsten.com)
2 Punkte von GN⁺ 2024-04-05 | 2 Kommentare | Auf WhatsApp teilen
  • Aufbauend auf früheren Erfahrungen mit selbstgebautem FMCW-Radar beschreibt dies den Bau eines Pulskompressionsradars im 6-GHz-Band, das nur mit günstigen Bauteilen und schneller digitaler Signalverarbeitung realisiert wurde
  • Es unterstützt die Übertragung beliebiger Wellenformen und Pulskompressionsverarbeitung durch die Kombination aus einem Zynq-7020-FPGA, einem 250-MHz-12-Bit-ADC, einem 500-MHz-14-Bit-DAC und einer zero-IF-IQ-Sende-/Empfangsarchitektur
  • Die Umsetzung konzentrierte sich bei der Schwierigkeit vor allem auf High-Speed-Digital- und RF-Beschränkungen wie ADC-/DAC-Filter, DDR3-Routing, LVDS-Schnittstelle, 1-Gbit/s-Ethernet, Taktsynchronisation, Stromversorgungsfilterung, Sende-/Empfangsumschaltung und LO-Leckagekorrektur
  • In Messungen wurden mit 150 MHz Bandbreite etwa 1 m Entfernungsauflösung erreicht, Fahrzeuge am Straßenrand bis etwa 400–450 m erkannt, und rechnerisch liegt die maximale Erkennungsreichweite für ein Ziel mit 1 m² Radarquerschnitt bei etwa 1 km
  • Fertiggestellt wurde das System mit 330 USD für Herstellung und Bestückung von zwei PCBs sowie 225 EUR für von Hand gelötete Digikey-Bauteile; kommerzielle Pulskompressionsradare oder SDRs mit vergleichbarer RF-Bandbreite in derselben Preisklasse seien kaum zu finden

Warum statt FMCW ein Pulskompressionsradar gebaut wurde

  • Ein FMCW-Radar lässt sich mit getrennten Sende- und Empfangsantennen ohne Umschaltung betreiben, und weil das Empfangssignal mit dem Sendesignal gemischt und auf eine niedrige Frequenz heruntergebracht werden kann, ist es auch mit langsamen ADCs relativ leicht umzusetzen
  • Große Radarsysteme verwenden meist Pulsradar
    • Eine einzelne Antenne kann gemeinsam für Senden und Empfangen genutzt werden
    • Bei hoher Sendeleistung muss man sich im Vergleich zu FMCW weniger Sorgen um die Sättigung des Empfängers machen
    • Weil Pulse häufiger gesendet werden können, ist der maximal eindeutige Doppler shift bei der Geschwindigkeitsmessung schneller Ziele größer
  • Dafür sind die Umsetzungsbeschränkungen bei Pulsradar deutlich größer
    • Wenn die Sende-/Empfangsumschaltung 1 µs dauert, verpasst man Reflexionen von Zielen in 150 m Entfernung
    • Bei gemeinsamer Nutzung einer Antenne kann die minimale Erkennungsdistanz mehrere hundert Meter betragen
    • Da die gesamte RF-Bandbreite des Sendepulses abgetastet werden muss, kann ein ADC mit mehreren hundert MHz oder mehr als 1 GHz nötig sein
  • Ziel war ein Pulskompressionsradar, das nicht auf lineare Frequenzsweeps beschränkt ist, sondern beliebige Wellenformen unterstützt
    • Dafür werden DAC und ADC mit ausreichend hoher Abtastrate benötigt

Gesamtarchitektur und Signalverarbeitung

  • Das Radar hat eine SDR-ähnliche Struktur und besitzt zwei zeitmultiplexte Empfangsantennen sowie einen Sender
    • Der Sender wird mit einer der Empfangsantennen gemeinsam genutzt
    • Der zweite Empfangskanal war günstig, da nur Schalter, LNA und SMA-Stecker zusätzlich nötig waren, und ließ zudem die Möglichkeit eines FMCW-Modus offen
  • TX und RX verwenden eine zero-IF-Architektur
    • Das ist leistungsmäßig nicht optimal, aber die günstigste Wahl
    • Am Ausgang des Mischers liegen neben dem gewünschten Signal auch LO-Leckage und Bildsignale an
    • Bei zero-IF überlagern sich diese unerwünschten Anteile mit dem Signal und lassen sich mit festen Filtern nur schwer entfernen
  • Einige Nichtidealitäten lassen sich durch digitale Korrektur verringern
    • Durch Vorverzerrung des DAC-Ausgangs können Nichtidealitäten des Mischers korrigiert und das Sendesignal bereinigt werden
    • Auch der Empfängerausgang kann digital korrigiert werden, wenn er mit ausreichender Genauigkeit charakterisiert ist
  • Der DAC erzeugt ein komplexes IQ-Signal, das vom IQ-Mischer auf die LO-Frequenz moduliert und über die Antenne gesendet wird
    • Komplexes IQ stellt im Basisband sowohl positive als auch negative Frequenzen dar
    • Nach dem Senden wird der T/R-Schalter auf Empfang umgelegt, und der Empfänger tastet das reflektierte Signal ab
  • Die Zielposition wird durch Korrelationsberechnung zwischen Sendesignal und Empfangssignal bestimmt
    • In der praktischen Umsetzung wird dafür statt direkter Faltung im Zeitbereich eine FFT verwendet
    • In Zeitbereichen mit einem Ziel ist die Korrelation zwischen Sende- und Empfangssignal groß, ohne Ziel klein
  • Nebenkeulen werden mit Fensterfunktionen kontrolliert
    • Multipliziert man den Referenzpuls mit einer Fensterfunktion, lassen sich die Nebenkeulen des Faltungsausgangs steuern
    • Wendet man das Fenster auch auf den Sendepuls an, lassen sich die Nebenkeulen weiter verringern
    • Nachteilig ist, dass die Hauptkeule breiter wird und sich die Entfernungsauflösung leicht verschlechtert
  • Die Geschwindigkeit wird über die Phasenänderung des Empfangssignals über mehrere Pulse hinweg gemessen
    • Sendet man einen Pulsburst und berechnet entlang der Pulsdimension eine FFT, werden in der Range-Doppler-Map Entfernung und Geschwindigkeit getrennt
    • Mehrere Objekte in gleicher Entfernung lassen sich bei unterschiedlicher Geschwindigkeit dennoch unterscheiden
    • Mit nur einer Antenne gibt es keine Winkelinformation

Auswahl von ADC, DAC und FPGA

  • Die ADC-Abtastrate ist ein Schlüsselparameter, der die maximal empfangbare RF-Bandbreite bestimmt
    • Es ist schwieriger, genügend ADC-Bandbreite bereitzustellen, als die Bandbreite auf RF-Seite und beim DAC zu erhöhen
    • Für IQ-Sampling wird mindestens ein 2-Kanal-ADC benötigt
  • ADCs mit JESD204B-Schnittstelle hätten schnelle serielle Transceiver in einem High-End-FPGA erfordert und passten nicht ins Budget; daher wurde LVDS als schnellste Option gewählt, die sich an normale FPGA-I/Os anbinden lässt
  • Gewählt wurde der ADC ADS4229
    • 2 Kanäle, LVDS, 250 MHz Abtastrate
    • Einzelpreis 58 EUR
    • Es gab auch einen 500-MHz-8-Bit-ADC, aber dessen SNR lag 20 dB unter dem eines 12-Bit-ADCs, und die doppelte Abtastrate hätte nur 3 dB SNR zurückgebracht, daher wurde er ausgeschlossen
  • Gewählt wurde der DAC DAC3174
    • 2 Kanäle, 14 Bit, 500 MHz
    • Einzelpreis 33 EUR
    • Die Systembandbreite wird zwar durch den ADC begrenzt, aber die zusätzliche DAC-Bandbreite erleichtert die Filterung
  • Ein Mikrocontroller allein hätte Puls-Timing, Verwaltung der ADC-/DAC-Daten und Steuerung der Sende-/Empfangsumschaltung nur schwer bewältigen können, daher war ein FPGA nötig
  • Gewählt wurde ein Zynq 7020
    • Enthält eine Dual-Core-ARM-A9-CPU und FPGA-Fabric im selben Gehäuse
    • In China war er für 17 $ erhältlich, bei Digikey kostete er 173 $
    • Die CPU kann die Kommunikation mit dem PC und die Steuerung übernehmen
    • Für Linux wurde zusätzlich eine SD-Karte eingebaut, die erste Software lief jedoch ohne Betriebssystem

ADC-/DAC-Filter und Bandbreitenbeschränkungen

  • Vor dem ADC ist ein Anti-Aliasing-Tiefpassfilter erforderlich
    • Bei 250 MHz Abtastrate liegt die Nyquist-Frequenz bei 125 MHz
    • Um die nutzbare Bandbreite zu vergrößern, müsste die Grenzfrequenz nahe an Nyquist liegen, was aber eine sehr steile Flanke erfordert und die Filterauslegung erschwert
  • Das ADC-Filter muss im Durchlassbereich gleichmäßige Amplitude und Gruppenlaufzeit aufweisen
    • Unterschiedliche Dämpfung je nach Frequenz verzerrt den Empfangspuls
    • Große Unterschiede in der Gruppenlaufzeit verringern die Korrelation mit dem Referenzpuls und erhöhen die Nebenkeulen
  • Die Auslegungswerte des ADC-Filters liegen bei 100 MHz Grenzfrequenz und -20 dB Dämpfung bei Nyquist = 125 MHz
    • Bis etwa 60 MHz sind Amplitude und Gruppenlaufzeit gut
    • Oberhalb davon war eine Verbesserung wegen der Randbedingungen schwierig
    • Falls nötig, kann die Filterantwort digital kompensiert werden
  • Auch der DAC ist ein Abtastsystem, daher müssen Ausgangs-Aliasse gefiltert werden
    • Die DAC-Abtastrate beträgt 500 MHz, und die benötigte Signalbandbreite 100 MHz, wodurch die Filterauslegung leichter ist als beim ADC
    • Aliasse eines 0–100-MHz-Signals liegen im Bereich 400–500 MHz
    • In der Simulation sind die Aliasse mindestens 65 dB stärker gedämpft als das Nutzsignal
  • Bei 30 dBm Signalleistung kann das Bildsignal bei etwa -35 dBm liegen
    • Für den Betrieb scheint das ausreichend, bei einem ernsthaften Radar könnte jedoch eine stärkere Dämpfung nötig sein, um Abstrahlungen außerhalb des zugewiesenen Frequenzbereichs zu vermeiden

Digitales Design und Datenfluss

  • Das Zynq-SoC besteht aus dem Processing System (PS) und der Programmable Logic (PL)
    • Das PS ist eine Dual-Core-ARM-A9-CPU
    • Die PL ist FPGA-Fabric
    • Beide sind über einen 64-Bit-AXI-Bus verbunden
  • Der AXI-Takt ist auf 130 MHz eingestellt
    • ein AXI-Bus für ADC-DMA
    • ein AXI-Bus für DAC-DMA
    • zusätzlich ein separater langsamer AXI-Bus für die Konfiguration der PL-Register
  • Für die schnelle Verbindung zum PC fiel die Wahl auf 1 Gbps Ethernet
    • USB 3 kann zwar 5 Gbps bieten, würde aber einen externen USB-3-Transceiver und zusätzlichen Implementierungsaufwand erfordern
    • Da die anfängliche digitale Verarbeitung auf dem PC erfolgt, ist die Übertragungsrate der erfassten ADC-Samples wichtig
  • DDR3-DRAM ist als einzelner Chip auf der PS-Seite angeschlossen
    • Betrieb mit 1066 MHz aufgrund von Einschränkungen des Speichercontrollers
    • die Busbreite beträgt 16 Bit
    • Für eine 32-Bit-Konfiguration könnte ein zweiter DDR3-Chip hinzugefügt werden, war aber nicht nötig
  • Die DDR3-Bandbreite ist kleiner als die Summe aus DAC- und ADC-Bandbreite
    • Es ist nicht möglich, DAC-Samples aus dem DRAM zu streamen und gleichzeitig ADC-Samples zu speichern
    • Auf der PL-Seite wird 1 MB Speicher für die DAC-Samples bereitgestellt
    • Der PC sendet Pulssamples per Ethernet in das DRAM, DMA verschiebt sie in den PL-Speicher und von dort werden sie bei jedem Puls an den DAC übertragen
  • Der 1-MB-DAC-Speicher begrenzt die Pulslänge auf 130 µs
    • Ein Puls von 130 µs entspricht einer minimalen Erfassungsdistanz von 20 km
    • Die typische Pulslänge liegt bei etwa 1 µs und ist damit ausreichend
    • Der LUT-Ansatz erleichtert Experimente mit Fensterfunktionen, Vorverzerrung und verschiedenen Pulswellenformen

RF-Frontend und Sende-/Empfangsumschaltung

  • Die Betriebsfrequenz liegt ähnlich wie beim bisherigen selbstgebauten Radar bei etwa 6 GHz
    • Dies wurde als das höchste Frequenzband eingeschätzt, in dem es dank Consumer-Anwendungen viele günstige Standardbauteile gibt
  • Der RF-Teil besteht aus IQ-Modulator, IQ-Demodulator, PLL für das LO, Power Amplifier, LNA und Schaltern
  • Als Leistungsverstärker wurde der Skyworks SE5004L gewählt
    • der typische 1-dB-Compression-Point am Ausgang beträgt 2 W
    • die Verstärkung beträgt 32 dB
    • Die Dokumentation im Datenblatt war unzureichend und Werte für externe Bauteile fehlten, aber im Dokument des Evaluierungsboards ließ sich der Schaltplan prüfen
  • Als T/R-Schalter wurde der MASW-007588 gewählt
    • Schaltgeschwindigkeit 55 ns
    • 1-dB-Compression-Point 37 dBm
    • In 55 ns legt Licht 16,5 m zurück
    • Es gibt bessere dedizierte Schalter, sie passten aber nicht ins Budget
  • Ein Zirkulator wäre ebenfalls eine Alternative, wurde aber nicht verwendet
    • Er ist bei Hochleistungsradaren üblich, kann mehrere hundert Watt verarbeiten und hat keine Probleme mit der Schaltgeschwindigkeit
    • Produkte für dieses Frequenzband sind groß und deutlich teurer als einfache Schalter
  • Beim Empfänger muss der RF-Rauschboden ausreichend über dem Quantisierungsrauschen des ADC liegen
    • Rechnerisch liegt der RF-Rauschboden am ADC-Eingang bei etwa -155 dBV/Hz
    • Der ADC-Rauschboden liegt bei etwa -156 dBV/Hz
    • Üblicherweise sollte der RF-Rauschboden etwa 10 dB über dem des ADC liegen, in diesem praktischen Design wurde jedoch ein Kompromiss von einigen dB darüber gewählt

Berechnung der maximalen Erfassungsdistanz

  • Die maximale Erfassungsdistanz wurde mit der Radargleichung berechnet
    • Verwendet werden Sendeleistung, Antennengewinn, Wellenlänge, Radarquerschnitt des Ziels, Empfängertemperatur, Pulslänge, Anzahl der Pulse, Rauschmaß und Erkennungsschwelle
  • Die verwendeten geschätzten Parameter sind wie folgt
    • Sendeleistung: 30 dBm
    • Antennengewinn: 14 dBi
    • Wellenlänge: 5,2 cm
    • Radarquerschnitt des Ziels: 1 m²
    • Empfängertemperatur: 290 K
    • Pulslänge: 1 µs
    • Anzahl der Pulse im Burst: 1024
    • Rauschmaß des Empfängers: 5 dB
    • Erkennungsschwelle: 15 dB
  • Das Ergebnis der Berechnung ist eine maximale Erfassungsdistanz von 1200 m für ein Ziel mit 1 m² Radarquerschnitt
  • Dieser Wert könnte etwas optimistisch sein
    • Kabelverluste der Antenne
    • Wirkungsgradverluste der Antenne
    • Verluste durch Impedanzfehlanpassung
    • atmosphärische Dämpfung ist nicht enthalten
  • Trotzdem wird davon ausgegangen, dass die maximale Erfassungsdistanz bei etwa 1 km liegen sollte
    • Am Maximalabstand ist die mittlere Empfangsleistung gleich der minimalen Erkennungsschwelle
    • Im Mittel wird ein Ziel in dieser Entfernung mit einer Wahrscheinlichkeit von 50 % erkannt
    • Da die Empfangsleistung umgekehrt proportional zur vierten Potenz der Entfernung ist, fällt die Erkennungswahrscheinlichkeit bei größeren Distanzen schnell ab

PCB-, DDR3-, Übertragungsleitungs- und Stromversorgungsdesign

  • Das PCB enthält sowohl RF- als auch Hochgeschwindigkeits-Digitaltechnik und erfordert daher sorgfältiges Routing
    • Es wird ein 6-Lagen-PCB verwendet
    • Standard-FR-4 ist für RF nicht ideal, wurde aber wegen der sehr kurz gehaltenen RF-Traces nicht als großes Problem angesehen
  • Der DDR3L-Speicher arbeitet mit einem 533-MHz-Takt und zwei Übertragungen pro Takt
    • 1,35-V-Low-Voltage-DDR3L-Standard
    • Längenanpassung der Traces, charakteristische Impedanz und Terminierung sind erforderlich
  • Es wurde simuliert, ob Abschlusswiderstände am DDR3-Adressbus weggelassen werden können
    • Nach Schwellwerten schien es auch ohne Abschlusswiderstände zu funktionieren
    • Allerdings trat ein Overshoot von etwa 0,7 V auf, was die im Speicherdatenblatt zulässigen maximalen 0,4 V Overshoot verletzt
    • Daher wurden schließlich Abschlusswiderstände an den Adressleitungen hinzugefügt
  • Beim DDR3-Routing wurden 60-Ohm-Traces und 50-Ohm-Abschlusswiderstände verwendet
    • 40-Ohm-Traces haben eine Breite von 0,24 mm
    • 60-Ohm-Traces haben eine Breite von 0,10 mm und ermöglichen dadurch eine dichtere Platzierung
    • 50-Ohm-Widerstände werden auch an anderen Stellen auf dem PCB benötigt, wodurch sich die BOM reduzieren lässt
  • Die Enable-Pins des T/R-Schalters und des IQ-Modulators müssen sehr schnell umschalten
    • Bei maximaler Drive Strength des FPGA beträgt die simulierte Rise Time am Schaltereingang etwa 400 ps
    • Einige Zentimeter PCB-Trace verhalten sich wie eine Übertragungsleitung und verursachen Reflexionen
    • Eine AC-Terminierung mit einem 50-Ohm-Widerstand und einem kleinen Kondensator in Serie reduziert Reflexionen ohne Probleme mit dem DC-Pegel
  • Für die Stromversorgung wird eine Kombination aus Schaltreglern, LDOs und Ferritperlen-Filtern verwendet
    • Da das Schaltrauschen weit über dem thermischen Rauschboden des Empfängers liegt, ist eine starke Filterung erforderlich
    • Rechnerisch ergibt sich im Worst Case ein Bedarf an Stromversorgungsfilterung in der Größenordnung von 100 dB
    • Ein zweistufiger Ferritperlen-Filter erreicht bei 1 MHz eine Dämpfung von 100 dB
  • Insgesamt gibt es auf dem PCB 9 Power Rails
    • 1,0 V, 1,8 V, 2,5 V und 3,3 V für Digitaltechnik/FPGA sowie 1,35 V und 0,675 V für DDR3
    • Für die analogen, rauscharme 1,8 V, 3,3 V und 5,0 V werden LDOs und Ferritperlen-Filter verwendet

Hochgeschwindigkeitsschnittstellen und Takt

  • Der ADC ist über einen 12-Bit-LVDS-Bus mit dem FPGA verbunden.
    • Die ADC-Samplerate beträgt 250 MHz.
    • Die Daten beider Kanäle werden auf der steigenden und fallenden Taktflanke übertragen.
    • Das FPGA verwendet eine einstellbare Delay-Line, um das Erfassungs-Timing dynamisch zu korrigieren.
  • Der DAC verwendet eine 500-MHz-, 14-Bit-LVDS-Schnittstelle.
    • Dieses FPGA hat keine Anpassung der Ausgangs-Delay-Lines, daher ist das Matching der PCB-Trace-Längen wichtig.
    • Laut Synthese-Tool lässt sich das Timing bei einer Trace-Verzögerung von ±25 ps bzw. einem Längenunterschied von etwa ±4 mm einhalten.
  • Der Ethernet-PHY verwendet einen Realtek RTL8211F.
    • In China war er einzeln für 1 US-Dollar zu bekommen.
    • Das offizielle Datenblatt unterliegt einer NDA, aber über chinesische Reseller war ein mit „Confidential“ gekennzeichnetes Dokument erhältlich.
    • Die RGMII-Schnittstelle des Zynq-FPGAs erfüllt bei 3,3 V die Spezifikation nicht, daher wurde die Versorgung auf der PS-Seite auf 1,8 V gesetzt.
    • Für SD-Karte und UART werden dadurch Level-Shifter nötig.
  • JTAG und Debug-UART sind mit einem FTDI FT2232H umgesetzt.
    • Der offizielle Listenpreis des Xilinx-JTAG-Debuggers liegt bei 270 US-Dollar, daher wurde er nicht verwendet.
    • Wenn man mit Xilinx' Tool program_ftdi das EEPROM konfiguriert, wird es von Vivado erkannt.
  • Die Taktsynchronisation ist für die Radarleistung entscheidend.
    • Der ADC arbeitet mit 250 MHz.
    • Der DAC arbeitet mit 500 MHz.
    • Die FPGA-Logik benötigt niedrigere Takte.
    • Das 100-MHz-Takt-Jitter des internen FPGA-PLLs liegt laut Tool-Prognose bei 130 ps Spitze-zu-Spitze, während ein externer Taktgenerator bei etwa 4 ps Spitze-zu-Spitze liegt.
  • Die PL-Seite erzeugt mit dem Taktgenerator CDCM6208 aus einem 25-MHz-Quarz mehrere 250-MHz- und 500-MHz-Takte.
    • Diese Takte sind zueinander phasensynchronisiert.
    • Die PS-Seite verwendet ihren eigenen 33-MHz-Quarz und benötigt ihn, um den Taktgenerator nach dem Einschalten zu programmieren.
    • Die unabhängigen Takt-Domänen von PS und PL werden mit geeignetem Clock Domain Crossing behandelt.

Fertigung und Board-Bring-up

  • Das PCB wurde bei einem chinesischen Hersteller inklusive Bestückung bestellt.
    • Geliefert wurden zwei bestückte Boards und drei unbestückte PCBs.
    • Einige seltenere Bauteile wurden vom Bestückungsservice nicht angeboten und mussten selbst bestellt und verlötet werden.
    • Dazu gehörten teure Komponenten wie ADC, DAC und PLL.
    • Das FPGA konnte bestückt werden, wodurch das manuelle Löten eines 484-Pin-BGAs vermieden wurde.
  • Die PCB-Qualität war für den Preis gut, aber eines der zwei bestückten Boards funktionierte wegen eines Lötproblems nicht sofort.
  • Beim günstigen 15-US-Dollar-FPGA waren Datum und Lot-Code verdeckt.
    • Die Chip-Markierung unterschied sich von der eines Entwicklungsboards derselben Familie.
    • Am Ende funktionierte es, die Herkunft blieb aber fraglich.
  • Die restlichen Bauteile wurden mit Lötpaste und Heißluftwerkzeug von Hand verlötet.
    • Um QFN-Gehäuse auf einem bereits bestückten Board zu verlöten, ist ein Heißluftwerkzeug nötig.
  • Um die Kosten für die beidseitige Bestückung zu senken, wurden alle Bauteile auf der Oberseite platziert.
    • Auf der Unterseite wurde nur Platz für zusätzliche Entkopplungskondensatoren vorgesehen, falls nötig; tatsächlich waren sie nicht erforderlich.
  • Nach dem Programmieren des FT2232H-EEPROMs erkannte der Vivado Hardware Manager den Zynq 7020, und FPGA-Programmierung sowie Debugging wurden möglich.

FPGA-Firmware und Timing

  • Die FPGA-Logik dient hauptsächlich dem Verschieben von Daten.
    • ADC/DAC-LVDS-Schnittstellen
    • Puls-Timing zum rechtzeitigen Ein- und Ausschalten von Schaltern, PA, LNA usw.
    • AXI-Register zur Konfiguration des PL durch das PS
    • Zwei DMAs für ADC- und DAC-Samples
    • SPI-Schnittstellen für ADC, DAC, PLL und Taktgenerator
  • Der Großteil der Signalverarbeitung erfolgt auf dem PC.
    • Künftig könnten digitale Filterung und Decimation im FPGA die zum PC gesendete Datenmenge reduzieren und die Framerate erhöhen.
  • Der LVDS-Empfänger basiert auf der Xilinx-Appnote xapp1017.
    • An jede LVDS-Lane sind eine Delay-Line und ein Flip-Flop angeschlossen.
    • Eine Zustandsmaschine verändert die Verzögerung, damit in der Mitte des Datenauges abgetastet wird.
    • Unterschiede durch PCB-Routing und interne FPGA-Verzögerungen werden dynamisch kompensiert.
  • Die Puls-Timing-Schaltung hat eine Counter-Struktur mit Equality-Comparison für einzelne Ereignisse.
    • Wenn das PS auslöst, startet der Counter.
    • Jedes Subsystem und externe Chips werden in exakt definierten Taktzyklen gesteuert.
    • Es gibt eine Loop-Funktion, um mehrere Pulse mit exakt passendem Wiederholintervall zu senden.
  • Exaktes Burst-Timing ist für die Geschwindigkeitsmessung essenziell.
    • Schon ein Fehler von einem 125-MHz-Taktzyklus beim ADC- oder DAC-Trigger führt zu einem Distanzmessfehler von 1,2 m.

Messung von Empfängerrauschen und Sendeleistung

  • Zur Prüfung des Empfängerrauschens wurde ein angepasster Abschluss an den Antennenstecker angeschlossen und bei ausgeschaltetem Sender der ADC-Ausgang aufgezeichnet.
    • Aufzeichnung: 33 ms, 8 Millionen Samples.
    • Der mittlere Rauschboden lag bei -139 dBFs und damit ungefähr im erwarteten Bereich.
  • Es waren mehrere Störsignale sichtbar, das stärkste bei Vielfachen von 25 MHz.
    • Die Amplitude lag bei etwa -100 dBFs.
    • Das entspricht ungefähr 15 µV RMS am ADC-Eingang.
    • Die Ursache ist ein fractional spur des PLL.
  • Wenn die PLL-Ausgangsfrequenz auf ein ganzzahliges Vielfaches des Referenztakts gesetzt wird, werden die Spurs minimiert.
    • Der PLL-Referenztakt beträgt 250 MHz, für den Phasendetektor wird aber der durch 2 geteilte 125-MHz-Takt verwendet.
    • Bei einer Einstellung von 5,75 GHz verschwanden die Spurs fast vollständig.
    • 5,875 GHz funktionierten ebenfalls gut, da es nahe an einem Vielfachen liegt.
  • Die Schaltfrequenz des DC/DC-Converters betrug 2,5 MHz und war im Ausgangsspektrum nicht sichtbar.
    • Die Stromversorgungsfilterung funktionierte wie vorgesehen.
  • Die Sendeleistung wurde mit dem im PA integrierten Power-Detector geprüft.
    • Der DAC-Ausgang wurde auf 85 % der Maximalamplitude gesetzt.
    • Der Ausgang des IQ-Modulators wurde mit etwa +3 dBm erwartet.
    • Mit 32 dB PA-Verstärkung reicht das aus, um in die Kompression zu geraten.
  • Die gemessene Spitzen-Spannung des Detektors betrug 1,72 V.
    • Eine lineare Extrapolation der Datenblattkurve ergibt eine Ausgangsleistung von etwa 33 dBm, also rund 2 W.
    • Das passt zum typischen -1-dB-Kompressionspunkt des PA von 34 dBm, daher scheint er im Kompressionsbereich zu arbeiten.

Kalibrierung und Qualität der Pulskompression

  • Im matched-load-Zustand wurde das über den T/R-Switch durchgesickerte Sendelecksignal aufgezeichnet
    • Die Sendeform war ein linearer Frequenzsweep mit 100 MHz Bandbreite und 1 µs Länge
    • Es wurde 0,1 der maximalen DAC-Amplitude verwendet
  • Vor der Kalibrierung zeigten sich im empfangenen Signalverlauf mehrere Nichtidealitäten
    • ADC-DC-Offset vor dem Puls
    • Spike beim Einschalten des Senders
    • Puls-DC-Offset durch LO-Leckage des Senders
    • Stärkere Dämpfung bei hohen Basisbandfrequenzen
    • ADC-Offset nach dem Puls sowie DC-Level durch das High-Pass-Verhalten des ADC-Filters
  • Bei der Pulskompression vor der Kalibrierung lag der Sidelobe-Pegel bei -21 dBc
    • Die größte Ursache war die LO-Leckage des Senders
    • Da Sender und Empfänger denselben LO teilen, wird die LO-Leckage im Empfänger auf DC heruntergemischt
  • Der ADC-DC-Offset wurde korrigiert, indem der Empfänger bei ausgeschaltetem Sender getriggert, der Wert gemessen und anschließend von späteren Messungen abgezogen wurde
  • Die LO-Leckage wurde gemessen, indem ein Sweep getriggert wurde, während der DAC 0 ausgab
    • Idealerweise dürfte es keine Sendung geben, aber wegen der LO-Leckage wird dennoch ein Signal auf der LO-Frequenz gesendet
    • Der DC-Level des Sendesignals wurde so angepasst, dass der ADC-Eingang 0 wurde und damit die LO-Leckage kompensiert wurde
  • Nach der LO-Leckage-Kalibrierung verbesserte sich der Sidelobe-Pegel auf -36 dB
    • Das liegt einige dB über dem idealen Wert von -42 dB
    • Wegen des High-Pass-Verhaltens des AC-Koppelkondensators blieb eine lange lineare Antwort bei -60 dB bestehen
  • Eine andere Methode zur Verringerung des DC-Offset-Problems besteht darin, den Sweep nicht zero-centered, sondern als Low-IF zu modulieren
    • Ein 50-MHz-Sweep wird mit 25 MHz Offset verwendet, sodass von 0 bis 50 MHz gesweept wird
    • Das durch den High-Pass-Filter verursachte DC-Offset-Problem verschwindet
    • Nachteilig ist, dass sich die maximal nutzbare Bandbreite im Vergleich zu einem zero-centered Sweep halbiert
  • Wird auf den Sendepuls ein Tukey window angewendet, werden entfernte Sidelobes deutlich reduziert
    • Bei α=0,1 sinken Pulsenergie und SNR des Empfängers um 0,8 dB
    • Bei 500 ns Offset sinkt der Sidelobe-Pegel um etwa 20 dB

Problem mit PA-Rauschleckage

  • Beim Umschalten auf Empfang wechselt der T/R-Switch zwar vom Sender zum Empfänger, aber wenn die PA eingeschaltet bleibt, leckt das Ausgangsrauschen der PA in den Empfänger ein
  • Der T/R-Switch schaltet in etwa 50 ns, aber das Aktivieren/Deaktivieren der PA dauert etwa 10 µs
    • Beim Einsatz einer einzelnen Antenne erhöht diese lange Umschaltzeit der PA das Empfängerrauschen
  • Wenn der PA-Eingang dem thermischen Rauschen eines 50-Ohm-Widerstands entspricht, liegt es bei -174 dBm/Hz; nach 32 dB PA-Gewinn und dem Eigenrauschen der PA ergibt sich am Ausgang ein Rauschboden von etwa -135 dBm/Hz
  • Unter Berücksichtigung der Isolation des T/R-Switches wird das PA-Rauschen am LNA-Eingang auf etwa -165 dBm/Hz geschätzt
    • Das ist größer als der thermische Rauschboden von -174 dBm/Hz, sodass die Empfängerleistung begrenzt wird, wenn die PA nicht abgeschaltet wird
  • In realen Messungen lag der ADC-Rauschboden des mit dem T/R-Switch verbundenen Empfängers bei eingeschalteter PA um 2,1 dB höher als bei Verbindung mit dem anderen Port
    • Unter Berücksichtigung der Unsicherheit der berechneten Werte stimmt das gut mit der Theorie überein
  • Bei zwei Antennen kann der zweite Empfangsswitch auf RX2 umgeschaltet und der LNA von RX1 deaktiviert werden, sodass sich die Isolation so weit verbessert, dass die PA-Leckage das Empfängerrauschen nicht mehr beeinflusst

Erkennungs- und Tracking-Software

  • Die Pipeline zur Gewinnung von Zielerkennungen aus ADC-Samples ist wie folgt
    • Pulskompression für jeden empfangenen Puls durchführen
    • FFT entlang der Pulsanzahl-Dimension durchführen
    • Eine Range-Doppler-Map mit Entfernung und Doppler-Geschwindigkeit als Achsen erzeugen
  • Die Amplitude jedes Pixels in der Range-Doppler-Map stellt die empfangene Leistung des entsprechenden Entfernungs-/Geschwindigkeits-Bins dar
  • Ziel-Bins werden mit dem CFAR-Algorithmus identifiziert
    • Anstelle eines festen Rauschbodens wird der lokale Rauschboden über den Mittelwert benachbarter Bins geschätzt
    • Ist die Amplitude des getesteten Bins größer als Schwellenwert × geschätzter Rauschboden, wird es als Ziel markiert
    • Der Rauschboden kann sich mit der Zeit, durch Sidelobes benachbarter Ziele oder durch Clutter wie Bodenreflexionen ändern
  • Falscherkennungen durch Sidelobes großer Ziele werden in der Nachbearbeitung entfernt
    • Befindet sich in derselben Zeile oder Spalte ein deutlich größeres Ziel, wird es als Sidelobe eingestuft
    • Da die Amplitude größer als in benachbarten Bins sein muss, wird nur die Peak-Position des komprimierten Pulses detektiert
  • Für das Ziel-Tracking wird die Stonesoup Python library verwendet
    • Position, Geschwindigkeit und Unsicherheit jedes Ziels werden mit einem Kalman filter verfolgt
    • Die Implementierung basiert weitgehend auf dem StoneSoup tutorial
  • Das Radar misst Entfernung und Geschwindigkeit, hat aber keine Winkelinformation, daher ist nur 1D-Tracking möglich
    • Als Übergangsmodell wird konstante Beschleunigung verwendet
    • Der Kalman filter schätzt die Beschleunigung aus den Messungen und sagt die nächste Position voraus

Ergebnisse von Straßenrandmessungen

  • Das Radar wurde am Straßenrand aufgestellt, um Fahrzeuge zu messen
    • Pulslänge: 2 µs
    • Bandbreite: 150 MHz
    • Anzahl der Pulse: 1024
    • RX-Länge: 5 µs
    • Verzögerung vor dem nächsten Puls: 7 µs
    • Zwei separate TX/RX-Antennen verwendet
    • Die Antennen waren selbstgebaute horn antenna
  • Eine Bandbreite von 150 MHz entspricht einer Entfernungsauflösung von 1 m
    • Die Auflösung ist der Mindestabstand, bei dem zwei Punktziele getrennt werden können
    • Die Positionsgenauigkeit eines einzelnen Ziels kann abhängig vom SNR besser als die Auflösung sein
  • Ein Pulsabstand von 12 µs entspricht einer Pulse Repetition Frequency von 83 kHz
    • Bei 5,8 GHz RF und einem Pulse Repetition Interval von 12 µs liegt der eindeutige Geschwindigkeitsbereich bei -1077 m/s bis +1077 m/s
    • Das ist mehr als die dreifache Schallgeschwindigkeit, daher gibt es bei Fahrzeugmessungen kein Problem mit Geschwindigkeitsmehrdeutigkeit
  • Die Doppler-Geschwindigkeitsauflösung beträgt 2155 m/s ÷ 1024 = 2,1 m/s
    • Damit zwei Ziele in derselben Entfernung getrennt werden können, ist ungefähr diese Geschwindigkeitsdifferenz nötig
    • Die Geschwindigkeitsgenauigkeit eines einzelnen Ziels kann je nach SNR besser sein
  • Video 9 zeigt das synchronisierte Ergebnis aus Handyvideo und Range-Doppler-Map
    • CFAR-Detektionen sind als rote Pluszeichen markiert
    • Die Y-Achse ist die Doppler-Geschwindigkeit; negative Werte bedeuten Bewegung auf das Radar zu
    • Die X-Achse ist die Entfernung
    • Die große Linie bei null Doppler sind Reflexionen stationärer Ziele
  • Nahe Fahrzeuge konnten leicht den Radarerkennungen im Kamerabild zugeordnet werden
    • Es gibt Shadowing, bei dem vordere Fahrzeuge weiter entfernte Objekte verdecken
    • Auch Objekte, die in der Kamera schlecht sichtbar sind, werden vom Radar gut erkannt
    • Fahrzeuge wurden bis zu einer Entfernung von etwa 400 m erkannt, bevor die gekrümmte Straße die line of sight blockierte
  • Durch den Einfluss des DC-Offsets sind in Entfernungsrichtung große Sidelobes sichtbar
    • Das erschwert die Erkennung kleiner Objekte in der Nähe großer Ziele
    • Das am weitesten entfernte Fahrzeug wird wegen überlagerter Sidelobes von CFAR nicht immer erkannt
  • Video 10 zeigt das Ergebnis derselben Messung mit angewendetem Kalman-Tracker
    • Der Tracker ordnet CFAR-Detektionen Zielen mit eindeutiger ID zu
    • Wenn wegen Shadowing und Sidelobes bei entfernten Zielen zu wenige Detektionen vorliegen, geht der Track verloren, und wenn das Ziel wieder erscheint, wird eine neue ID zugewiesen

Low-IF-Impulse und Experimente mit einer einzelnen Antenne

  • Im zweiten Straßentest wurden eine RF-Bandbreite von 75 MHz und eine Modulationsfrequenz von 38 MHz verwendet
    • Die Frequenz wurde von 0,5 MHz bis 75,5 MHz gesweept
    • Die anderen Parameter blieben unverändert
  • Wie erwartet war kein sehr breiter Sidelobe durch DC-Offset sichtbar
    • Die Entfernungsauflösung verschlechterte sich auf etwa die Hälfte des vorherigen Werts, für die Fahrzeugverfolgung war das jedoch kein Problem
    • Fahrzeuge sind groß genug, um selbst bei 2 m Entfernungsauflösung getrennt werden zu können
  • Zu Beginn erschien die zweite Reflexion vorbeifahrender Fahrzeuge mit doppelter Entfernung und doppelter Geschwindigkeit
    • Der Signalpfad verlief vom Fahrzeug über ein nahes Verkehrsschild zurück zum Fahrzeug und dann zum Radar
    • Die Amplitude war schwach und verschmiert, sodass sie nicht als CFAR-Ziel erkannt wurde
  • Fahrräder wurden nicht als Ziele erkannt
    • Ihre Geschwindigkeit war nicht ausreichend von stationären Zielen getrennt
    • Stationäre Ziele in der Umgebung von low-speed targets gingen in die Berechnung des CFAR-Rauschbodens ein
    • Der kleine Radarquerschnitt eines Fahrrads war nicht groß genug, um den angehobenen Rauschboden ausreichend zu übertreffen
  • Für diesen Anwendungsfall ist eine höhere RF-Frequenz vorteilhaft
    • Eine Verdopplung der RF-Frequenz verdoppelt die Doppler-velocity-bin separation
    • Die maximal eindeutige Doppler-Geschwindigkeit halbiert sich
    • Polizeiliche Geschwindigkeitsmessradare verwenden üblicherweise den Bereich von 10 bis 35 GHz
  • Der SNR der erkannten Objekte war auf diese Entfernung gut
    • In 450 m Entfernung lag der maximale SNR bei etwa 35 dB
    • Nach 550 m gab es keine line of sight mehr, daher keine detection
    • Bei doppelter Entfernung sollte der SNR um 12 dB abnehmen
  • Im Experiment mit einer einzelnen Antenne wurden dieselben Parameter wie bei der low-IF-Messung verwendet, aber die Pulslänge wurde von 2 µs auf 1 µs reduziert
    • Eine einzelne Antenne wurde per Umschaltung zum Senden und Empfangen verwendet
    • 1 µs entspricht einer Lichtwegstrecke von 300 m, aber wegen des Hin- und Rückwegs beträgt die Mindestentfernung für den Empfang des vollen Pulses 150 m
  • Auch Ziele näher als 150 m konnten als partial pulse erkannt werden
    • Wenn für die pulse compression nur ein partial pulse verwendet wird, sinken Entfernungsauflösung und SNR
    • In dieser Konfiguration lag die minimale Erkennungsentfernung bei etwa 40 m

Kosten, veröffentlichte Materialien, abschließende Bewertung

  • Das Schematic des Radars wurde veröffentlicht
    • Mit leichten Anpassungen könnte es auch für SDR nützlich sein
    • Es kann auch als Referenzmaterial für andere Anwendungen dienen, die ein FPGA benötigen
  • Firmware und Software sind derzeit nicht veröffentlicht
    • Über eine Veröffentlichung wurde noch nicht entschieden
  • Die Kosten waren wie folgt
    • PCB-Fertigung und Bestückung von 2 Platinen: 330 USD
    • Von Hand gelötete Digikey-Bauteile: 225 EUR, etwa 240 USD
    • Im Preis enthalten sind 24 % VAT und Versandkosten
  • Es dürfte in dieser Preisklasse kein vergleichbares kommerzielles Pulskompressionsradar geben
    • Selbst SDRs mit ähnlicher RF-Bandbreite sind deutlich teurer
  • Das fertige Radar hat grundsätzlich eine ähnliche Struktur wie moderne große Radare
    • Es verwendet digitale Signalverarbeitung
    • Es unterstützt beliebige Wellenformen
    • Dank hoher pulse repetition frequency ist die maximal eindeutige Doppler-Geschwindigkeit hoch
    • Wegen der geringen Sendeleistung und der kleinen Antennengröße ist die maximale Reichweite kürzer als bei großen Radaren

Verwandte Beiträge

2 Kommentare

 
GN⁺ 2024-04-05
Meinungen auf Hacker News

  • Erinnert mich an einen älteren Beitrag derselben Website: https://hforsten.com/heartbeat-detection-with-radar.html
    Ich hatte mir bei Amazon günstige 10-GHz-/24-GHz-Doppler-Radarmodule gekauft und damit herumexperimentiert; schon im Spektrogramm ließen sich Herzschlag und Atmung klar erkennen.
    Als damalige Beispiele gibt es ein 10-GHz-Video auf einen Deckenventilator gerichtet https://www.youtube.com/watch?v=tIiFvByf1CQ, ein Video von unten nach oben unter einer Oberfläche, auf die eine Münze geschnippt wurde https://www.youtube.com/watch?v=8riretP8ylE, sowie ein Video auf eine Münze gerichtet, die sich auf einer Oberfläche dreht https://www.youtube.com/watch?v=5lnYvJoxRak.
    Das durch die rotierende Oberfläche entstehende Kammfiltering ist wirklich beeindruckend, und das verwendete 10-GHz-Modul war dieses hier: https://www.amazon.com/HiLetgo-Microwave-Detector-Wireless-1...

    • Ich frage mich, ob es auch hinter Strukturen funktionieren kann, und möchte wissen, ob es sicher ist, das auf den eigenen Körper zu richten.

  • Großartig. Damit ist nun das letzte Puzzlestück für ein Lenkwaffensystem für die Vorstadt ergänzt, und die Familie Jones wird es dieses Jahr wohl schwer haben, die Blockparty zu überstehen.
    Als Nächstes wäre es schön, wenn auch Phased-Array-Radar behandelt würde. Es gibt ein paar Nachbarn, die die Hinterlassenschaften ihrer Hunde nicht wegräumen, und dafür brauche ich eine höhere Präzision.

  • Großartige Arbeit. Es ist erstaunlich, dass eine einzelne Person das geschafft hat; auf einen Drehteller gesetzt wird daraus ein planarer Radardetektor.
    Fügt man noch Neigung hinzu, wirkt es nicht mehr weit entfernt von Flugzeug-/Wetterradar. Die Kosten sind in lokaler Währung nicht gering und laut einem anderen Kommentar 570 Dollar, aber angesichts der investierten Zeit ist das nachvollziehbar.
    Mit ausreichendem Budget scheint es kaum Grenzen zu geben. Ich frage mich, wie es interpretiert würde, wenn ein Militärflugzeug von einem zivil gebauten 6-GHz-Radar verfolgt würde. Die geschätzte Maximalreichweite liegt zwar bei 1200 m, aber was wäre, wenn man sie etwa mit einer größeren Antenne um den Faktor 10 erhöht?

    • Vorschriften zur Signalstärke beziehen sich auf ERP; mit einer stärker gerichteten Antenne wäre die Nutzung des 6-GHz-Bands also möglicherweise nicht mehr legal.
    • Es gibt mehrere Möglichkeiten.
      Zunächst haben Flugzeugradare Empfänger und empfangen auch Pulse, die von anderen Radaren gesendet werden. Tatsächlich funktioniert Radar-Jamming auf dieselbe Weise: Man pumpt hohe Leistung in dasselbe Band/dieselbe Wellenlänge und füllt den Bildschirm mit Clutter.
      Radare haben Eigenschaften wie Frequenz, Pulswiederholfrequenz (PRF) und Wellenform, wodurch sie relativ leicht zu identifizieren sind. Die Bänder, in denen Radare arbeiten, sind reguliert, und sowohl militärische als auch zivile Stellen erfassen Radaraussendungen.
      So ein kleines DIY-Projekt ist keine große Bedrohung, aber wenn man in der Nähe von Radaranlagen sendet, insbesondere in der Nähe militärischer Einrichtungen, kann man sehr schnell in Schwierigkeiten geraten.
      Zu Finnland weiß ich es nicht, aber dort, wo ich lebe, ist es Zivilpersonen nicht erlaubt, militärische Radare zu fingerprinten oder eine Fingerprint-Datenbank anzulegen. Praktisch darf das nur das Militär.
      Sobald man die Leistung erhöht, verlässt so etwas sehr schnell den DIY-Bereich. Ich würde gern sehen, wie diese Person auch ein Phased-Array-Radar baut. Quelle: Ich habe im Radarbereich gearbeitet.
    • Ich habe kein konkretes Fachwissen, aber ich glaube nicht, dass es gleich einen ernsthaften Bedrohungsalarm auslösen würde.
      Militärische Bedrohungswarnempfänger sind hochgradig auf die erwartete operative Bedrohungsumgebung abgestimmte Systeme.
    • Militärflugzeuge erhalten Hinweise oder Sprachwarnungen wie Radarwarnung oder Radar-Lock-on.
    • In den USA hätten bei so einem Gerät vermutlich die FAA oder die FCC Zuständigkeit.

  • Die Finnen haben es wieder geschafft. Die Tiefe und Breite des Fachgebiets, das hier abgedeckt wird, ist kaum zu glauben.
    Offenbar wurde alles durchgeplant und in China gefertigt, und am Ende funktionierte tatsächlich die Hälfte des Boards. Das fühlt sich ein bisschen an, als würde man in einem Monat in einem Startup eine Backend- plus Frontend-App bauen und nur noch denken: „Bitte, bitte lauf.“

    • Das ist in der Hardwareentwicklung ziemlich normal. Softwareleute haben es einfach viel zu bequem

  • Zu der Stelle im Artikel, dass das „verdächtig billige 15-Dollar-FPGA“ auch ein verdächtig unkenntlich gemachtes Datums- und Lot-Code-Feld hatte: Ich habe früher einmal jemanden aus dem Operations-Team von GoPro gefragt, wie chinesische Nachbauten, die wie ein echtes 400-Dollar-Produkt aussehen, für 40 Dollar möglich sind.
    Die Antwort war: Sie beschaffen die Chips buchstäblich vom Schrottplatz. Zum Beispiel kaufen sie Chargen von Speicherchips, die die Tests nicht bestanden haben und vielleicht nur in einem bestimmten Temperaturbereich funktionieren.
    Bei anderen Komponenten würden sie ebenfalls oft so auswählen und spezifizieren, dass sie im Schnitt eher sechs Monate statt sechs Jahre laufen. Denn sie wissen, dass solche „Gadget“-Produkte meist nur am Wochenende kurz benutzt und dann in den Schrank gelegt werden.
    Für solche R&D-Projekte mag das okay sein, aber bei kommerziellen Produkten sollte man vorsichtig sein. Es gibt auch eine politische Seite; vielleicht ist etwas Paranoia dabei, aber es kommen bereits Gesetze, die den Einsatz chinesischer Siliziumbauteile in Produkten für bestimmte Märkte untersagen.

    • Chinesische Consumer-Electronics-Firmen schlagen auf ihre Produkte oft schlicht keine großen Margen auf.
      Ein gutes Beispiel ist das 45-Dollar AlienTek DP100 100W USB-C Micro-Labornetzteil: https://www.youtube.com/watch?v=Pd6LG7iP2GQ
      Wenn auf etwas Vergleichbarem ein Digilent-Logo kleben würde, läge es wohl bei etwa 500 Dollar.
      Und auch echte GoPros haben eine überdurchschnittlich hohe Ausfallrate und Probleme damit, sich bei 4K-Aufnahmen selbst zu überhitzen oder willkürlich abzuschalten.

  • Wirklich großartig.
    Frühere Artikel wie https://hforsten.com/radar-phase-measurements.html und https://hforsten.com/6-ghz-frequency-modulated-radar.html haben mir bei der Arbeit an meinem Sonarsystem sehr geholfen.
    Auch dieser Beitrag erklärt ein komplexes Thema sehr gut. Ein Beispiel für die zugehörige Arbeit gibt es hier: https://twitter.com/alextoussss/status/1756371553460121766

  • Wunderschöne Arbeit. Henrik arbeitet schon lange an Radar- und RF-Datenerfassungsprojekten auf einem Niveau, das man in öffentlichen Dokumentationen selten sieht, und die Qualität der Dokumentation ist ebenfalls sehr hoch.

  • Beeindruckende Arbeit. Es ist selten, über den gesamten Stack hinweg — RF, Hardware, Firmware, Software — eine solche technische Tiefe zu sehen.
    Je weiter man liest, desto besser wird es.

  • Ich frage mich, warum die Masseflächen auf Layer 2 und 6 liegen und nicht auf Layer 1 und 6.
    Ohne Erfahrung im Hochfrequenz-PCB-Design hätte ich vermutet, dass man mit Masse eine Abschirmung baut und die Power-Plane auf Layer 3 oder 4 legt. Es gibt sicher einen guten Grund, aber er ist für mich nicht offensichtlich.

    • Bei High-Speed-PCBs verwendet man oben und unten normalerweise keine Masseflächen. Auf diesen Layern sitzen nämlich Bauteile.
      Man müsste die Massefläche um alle Chips herum aussparen, und High-Speed-Signale brauchen wirklich eine durchgehende Massefläche. Besonders RF-ICs brauchen einen kurzen Weg zur Masse.
      Um den Abstand zwischen IC und Massefläche zu minimieren, ist Layer 2 der beste Layer.
    • High-Speed-Signale werden häufig auf den oberen und unteren Layern geführt, um Vias zu vermeiden, die Impedanzsprünge verursachen. Selbst mit Backdrilling wird das teuer.
      Um eine bestimmte charakteristische Impedanz einzuhalten, braucht man bei einer Leiterbahn bestimmter Breite eine Ebene (GND) in definiertem Abstand. Ohne Ebene über oder unter dem Signal bekommt man den gewünschten Impedanzwert nicht hin.
      Man kann die oberen und unteren Layer zusätzlich mit Kupfer füllen; das beeinflusst die Impedanz aber nur geringfügig.
    • Ich bin mir nicht sicher, ob die Beschreibung im Artikel stimmt.
      Auf dem Bild scheinen die Signale auf Layer 1 (rot), 3 (orange) und 6 (blau) zu liegen, Masse auf Layer 2 (grün) und 5 (rosa), und Power auf Layer 4 (türkis).
      Wenn man einige Vias verfolgt, sind Layer 2 und 5 ziemlich sicher miteinander verbunden.
    • Ich bin kein Designer, aber es wirkt so, als solle zwischen dem mäanderförmigen, abgestimmten Hochfrequenzsignal oben und der Kupferfüllung darunter die kapazitive Last reduziert werden, außerdem erleichtert ein Bereich ohne Füllung die Modellierung und das Platzieren der ICs.
      Man sieht, dass auch in der Umgebung keine Füllung vorhanden ist. Die Reihenfolge der Darstellung ist nicht ganz klar; es sah erst wie 123/654 aus, aber vermutlich ist der Text falsch und es ist 123/456 mit GND auf Layer 2 und 4.
      Die internen langsameren Digitalsignale scheinen zwischen Masse/Power — beziehungsweise nach Korrektur zwischen Masse/Masse — Ebenen eingeklemmt zu sein. Da sie, wenn man sie von anderen PCBs isoliert betrachtet, normalerweise die größte Störquelle sind, könnte das eine gute Wahl sein.
      Power- und Massefläche müssen direkt beieinanderliegen. Bei diesen Frequenzen leisten Bypass-Kondensatoren nämlich kaum noch ihren eigentlichen Dienst.

  • Apropos Radar: Inzwischen kostet ein brauchbares Radar nur noch 34 Cent: https://www.aliexpress.com/item/1005006240906322.html
    Dieser Chip wurde ursprünglich nicht einmal für diesen Zweck entwickelt, sondern ist ein wiederverwendeter PIR-Sensorchip.
    Der Kern des Radars besteht nur aus einem einzelnen Multi-GHz-Transistor in der Mitte der linken PCB-Hälfte und einer sehr cleveren Feedback-Schaltung aus Kupferstrukturen, die vermutlich jemand über Jahre hinweg entworfen und verfeinert hat.
 
illuza 2024-04-06

Wahnsinniges Engineering jenseits aller Vorstellungskraft...

Viel zu nah an dem Bild eines Ingenieurs, das ich mir vage ausgemalt hatte.