FPGA-N64-Technik

• Das FPGA-N64-Projekt ist nach fünf Jahren Entwicklungszeit nahezu fertiggestellt; die Kernkomponenten sind fast vollständig entwickelt.
• Das CPU-Design verfügt über eine vollständige Pipeline für standardmäßige MIPS-Befehle; Interlock- und Bypass-Funktionen wurden getestet und als funktionsfähig bestätigt.
• Die CPU kann ohne TLB, FPU und Cache-Core mit bis zu 150 MHz betrieben werden; für die anderen Cores liegt das Ziel bei 120 MHz.
• Die 64-Bit-Pipeline und die 64-Bit-Register funktionieren vollständig, und 64-Bit-Lade- und Speicheroperationen arbeiten einwandfrei.
• Der TLB-Core und der FPU-Core sind fertiggestellt und getestet; die FPU-ALU ist von der Haupt-ALU-Pipeline getrennt, um die FPGA-Logik zu vereinfachen.
• Der Cache-Speicher mit Dual Clock ermöglicht es, die CPU unabhängig vom RCP-Core-Takt zu übertakten.
• Der Instruktions-Cache ist fertiggestellt und funktionsfähig und erlaubt es, dass das CPU-Interface über einen 64-Bit-breiten Datenbus arbeitet, der Engpässe beseitigt.
• Das Bus-Design umfasst 128-Bit-RAM-Zugriff / DMA-Kanäle, 32-Bit-Adress- und Registerzugriffe auf Geräte sowie 64-Bit-erweiterte Bit-Zugriffe für den RDP/VI-Z-Buffer und Color-Alpha-Erweiterungsbits.
• Das MIPS-Interface bietet standardmäßige Zugriffe auf Register und lokalen Speicher sowie RAM-Zugriffe über DMA-Kanäle.
• Das PIF/SI-Interface verfügt über funktionierende Controller-Eingaben; die Arbeit an Memory Pak und Rumble Pak ist abgeschlossen.
• Der RAM-Controller verfügt über die vollständige Registerkonfiguration und die Fähigkeit, gleichzeitig auf den MIG7-RAM-Controller zu lesen und zu schreiben.
• Der RSP-Core ist fertiggestellt; vollständiges DMA, IMEM und DMEM sind implementiert und funktionsfähig.
• Der RDP-Core ist fertiggestellt; die Pipeline wurde entworfen und getestet, und das Speicher-Interface wurde aufgebaut.
• Der Video-Core verfügt über eine funktionierende Scaling Unit und einen HDMI-Core; DMA funktioniert vollständig.
• Der Audio-Core überträgt Audio über den HDMI-Port und verifiziert den DAC-Controller.
• Das Projekt wurde vollständig vom Autor selbst geschrieben; es gab keine Leaks bei der Entwicklung der Kernkomponenten.
• Der Autor bedankt sich beim N64Brew-Team und beim Decompiler-Team für Tests und den Zugang zum Source Code.

[GN⁺]

Hacker-News-Kommentar

• Kaze Emanuar hat eine Reihe erstellt, in der Super Mario 64 optimiert wird, um komplexe Romhacks auf der originalen N64-Hardware auszuführen.
• Die Leistung von Super Mario 64 wird normalerweise durch die Speichergeschwindigkeit begrenzt, und die Verwendung von inline kann der Performance schaden.
• Das MiSTer-FPGA-Ökosystem, zu dem Tausende Menschen beitragen, wartet auf einen funktionsreichen FPGA-N64-Core, der von Robert Peip entwickelt wird. Wenn die Arbeit abgeschlossen ist, soll der Core als kostenloses Update bereitgestellt werden.
• Analogue plant, 2024 einen FPGA-Klon des N64 zu veröffentlichen.
• Die für dieses Projekt verwendete FPGA-Plattform scheint Digilents "Nexys Video Artix-7 FPGA: Trainer Board für Multimedia Applications" zu sein und kostet 550 $.
• Da das neueste YouTube-Video vor drei Jahren veröffentlicht wurde und der letzte Twitch-Stream vor zwei Jahren stattfand, ist der Status des Projekts unklar.
• Es gibt Spekulationen darüber, ob cycle-accurate Software-Emulation an ihre Grenzen stößt, und die Hoffnung, dass FPGA dort weitermachen kann, wo Software wie Higan an ihre Grenzen gekommen ist.
• Das FPGA-N64-Projekt wird als Leistung angesehen, die den Bereich von Spielkonsolen erweitert, die sich auf günstigen FPGAs vollständig implementieren lassen.
• Es besteht Interesse daran, wie man günstig in FPGA einsteigen kann, einschließlich Empfehlungen für Boards, Chips und Projekte.