Nios V – Intels RISC-V-Prozessor
(intel.com)-
Intels FPGA-basierter Soft-Prozessor der nächsten Generation auf Basis der Open-Source-RISC-V-ISA (Instruction Set Architecture)
-
RISC-V: basiert auf RV32IA
→ hohe Leistung, 5-stufige Pipeline
-
Auf Basis von Nios V sollen General-Purpose-, Application-Class- und Linux-fähige Prozessoren erscheinen
-
Unterstützung für JTAG-Debug-Modul
-
Open-Source-Ökosystem + freie Lizenz
-
Entwicklung wird in Intel® Quartus® Prime Pro Edition Software v21.3 unterstützt
4 Kommentare
Bei FPGA-basiertem RISC-V scheint eine Welt näherzurücken, in der sogar CPU-Hardware-Upgrades möglich sind. Je nach Nutzungsprofil der Anwender könnte man selten verwendete Assembler-Instruktionen analysieren und die Anzahl der Kerne für häufig genutzte Operationen dynamisch erhöhen oder verringern.
Das ist aus folgendem Grund bemerkenswert: Bei Emulation unterscheiden sich Assembler-Sprache und Architektur je nach CPU, daher ist ein Konvertierungsprozess nötig, der zwangsläufig oft mehr Ressourcen verbraucht als eine native Ausführung. Wenn man das jedoch selbst entwerfen kann, ließen sich theoretisch auf einem einzigen Prozessor auch x64 und ARM64 vereinen, sodass es bei der Nutzung eines ARM-Android-Emulators nahezu keinen Leistungsabfall mehr gäbe. Auch die Energieeffizienz würde sich verbessern.
Es scheint, als würde ein separater Kern hinzugefügt, der RISC-V neu gestaltet.
M1 kündigt den Aufstieg von RISC-V an https://de.news.hada.io/topic?id=3447
Apple sucht RISC-V-Programmierer https://de.news.hada.io/topic?id=4949
MIPS gibt seine eigene Architektur auf und wechselt zu RISC-V https://de.news.hada.io/topic?id=3859
SiFive stellt einen Hochleistungs-RISC-V-Prozessor vor https://de.news.hada.io/topic?id=4545