XiangShan – Open-Source-Hochleistungs-RISC-V-Prozessor

 (github.com/OpenXiangShan)
2 Punkte von GN⁺ 2025-01-04 | 1 Kommentare | Auf WhatsApp teilen

  • XiangShan-Projektvorstellung

    • XiangShan ist ein Open-Source-Projekt zur Entwicklung eines Hochleistungs-RISC-V-Prozessors und wird vom Institute of Computing Technology der Chinesischen Akademie der Wissenschaften und dem Pengcheng-Institut betrieben.
    • Dieses Projekt nutzt agile Entwicklungsmethoden, um verschiedene Werkzeuge zu entwickeln und einzusetzen, die den Chip-Entwicklungsprozess beschleunigen.

  • Dokumentation und Folien

    • XiangShan-doc ist das offizielle Dokumentations-Repository und enthält Designdefinitionen, technische Folien sowie Tutorials.
    • Die Mikroarchitektur-Dokumentation ist öffentlich verfügbar; weitere Details finden sich unter XiangShan-doc.

  • Publikationen

    • Die auf der MICRO 2022 veröffentlichte Arbeit stellt XiangShan und den Einsatz agiler Entwicklungsmethoden zur Entwicklung eines Hochleistungs-RISC-V-Prozessors vor.
    • Diese Arbeit hat alle Auszeichnungen für Verfügbarkeit, Funktionalität und Reproduzierbarkeit erhalten.

  • Architektur

    • Die erste stabile Mikroarchitektur von XiangShan ist Yanqihu; die zweite heißt Nanhu.
    • Die derzeit in Entwicklung befindliche Version ist Kunminghu, die im Master-Branch betrieben wird.

  • Übersicht der Unterverzeichnisse

    • Die Hauptverzeichnisse umfassen Entwurfsdateien, virtuelle Geräte, SoC-Wrapper, höhere Module, Utility-Code und den Hauptentwurfscode.
    • Auch Skripte, Floating-Point-Einheiten, L2-/L3-Cache, ein Co-Simulations-Framework sowie vorgefertigte Simulationsimages sind enthalten.

  • IDE-Unterstützung

    • BSP-Unterstützung mit dem Befehl make bsp.
    • IDEA-Unterstützung mit dem Befehl make idea.

  • Verilog-Generierung

    • Verilog-Code kann mit dem Befehl make verilog erzeugt werden; die Ausgabedatei ist build/XSTop.v.

  • Programmstart und Simulation

    • Umgebungsvariablen setzen, mill installieren, das Projekt klonen und die Submodule mit make init initialisieren.
    • Verilator installieren und den C++-Simulator mit dem Befehl make emu bauen, um ihn auszuführen.

  • Fehlerbehebungsanleitung

    • Die XiangShan-Dokumentation wurde von zahlreichen wichtigen Arbeiten angeregt, und es wird erwartet, dass in Zukunft weitere wissenschaftliche Innovationen folgen werden.

Verwandte Beiträge

1 Kommentare

 
GN⁺ 2025-01-04
Hacker News Kommentare

  • Mit einem Dockerfile ließ sich die Simulation ausführen. Dafür werden 64 GB RAM benötigt; ich habe es gelöst, indem ich 16 GB RAM mit 48 GB Swap ergänzt habe.

    • Es können einige unnötige Schritte dabei sein, aber dieser Ansatz hat funktioniert.

  • Das Projekt ist faszinierend, weil es aktuelle Interessen gut kombiniert.

    • Ich habe viel Verständnis für Nicht-Englisch-Nutzer verspürt und erkannt, dass englischsprachige Nutzer dafür kein besonderes kulturelles Feingefühl brauchen.
    • Eine Definitions-Registry im Stil von DefinitelyTyped wäre vermutlich nützlich.

  • In der Liste der Fusionsbefehle gibt es unerwartete Punkte.

    • Die kurze Sprungvorhersage im SiFive-Stil wird nicht erwähnt.

  • Das Projekt ist als akademisches Projekt interessant.

    • Es gibt alle zwei Wochen einen Blog, von dem einige Teile auf Englisch verfügbar sind.

  • Es ist interessant, ein weiteres Projekt zu sehen, das Chisel verwendet.

    • Verilog und VHDL scheinen in einer Phase des Wandels zu sein.

  • Es gibt ein kommerzielles Produkt auf Basis der XiangShan-'Nanhu'-Architektur.

    • Noch nicht released, aber interessant.

  • Ich frage mich, was mit „High Performance“ gemeint ist.

    • Die Leistung von RISC-V ist im Vergleich zu ARM oder LoongArch enttäuschend.

  • Ich bin an der Open-Source-Strategie interessiert.

  • Kompliment für die großartige Arbeit.

  • Beeindruckend, dass China in den Bereichen KI, Robotik und Prozessoren große Fortschritte macht und vieles als Open Source veröffentlicht.