YCs Fehleinschätzung von LLMs für Chip-Design

YC versteht LLMs für Chip-Design falsch

• YC hat in einer aktuellen Startup-Anfrage vorgeschlagen, LLMs für Chip-Design zu nutzen. Dieser Vorschlag scheint jedoch die zentralen Herausforderungen des Chip-Designs misszuverstehen. LLMs können zwar gelegentlich Verilog-Code schreiben, ihre Leistung bleibt aber weiterhin hinter der von Menschen zurück. Insbesondere können LLMs keine neuen Chip-Architekturen entwerfen, obwohl genau das der wichtigste Treiber für die Leistungssteigerung moderner Beschleunigerchips ist.

High-Level Synthesis, noch einmal

• High-Level Synthesis (HLS) begann 1998, als Forte Design Systems ein Tool namens Cynthesizer entwickelte. Dieses Tool konnte SystemC automatisch in Verilog umwandeln. Dennoch war HLS im Chip-Design kein großer Erfolg. Xilinx (heute AMD) unterstützte HLS mit dem Ziel der FPGA-Beschleunigung, doch die Leistungsfähigkeit von HLS-Tools ist weiterhin begrenzt.

Welche neuen Beschleuniger könnten LLMs entwickeln?

• HLS-Tools konnten sich bei hochwertigen Chips mit hohen Stückzahlen nicht durchsetzen. LLMs werden wahrscheinlich vor ähnlichen Herausforderungen stehen. Dennoch können LLMs Ingenieuren ohne Silicon-Expertise helfen, Hardware-Beschleunigung zu nutzen. So gab es zum Beispiel Erfolge bei der FPGA-Beschleunigung in der Genomik und bei CFD-Workloads.

Was LLMs im Chip-Design leisten können

• LLMs können die Kosten des Chip-Designs senken, allerdings vor allem für Märkte mit geringerem Wertschöpfungspotenzial. Nützlich könnten LLMs jedoch dabei sein, den Mangel an Verifikationspersonal im Chip-Design zu entschärfen. Es werden doppelt so viele Verifikationsingenieure wie Designer benötigt, doch gute Verifikationsingenieure sind derzeit schwer zu finden. Wenn LLMs Verifikation schneller und einfacher machen könnten, wäre das für Halbleiterunternehmen von großem Wert.

• Letztlich werden LLMs Chip-Design günstiger machen. Profitieren würden davon jedoch vor allem große Halbleiterunternehmen, traditionelle Chip-Startups und EDA-Software-Startups, die LLM-basierte Tools verkaufen. LLMs werden weder Chips hervorbringen, die 100-mal besser sind, noch dabei helfen, Märkte ohne ausreichende Hardware-Beschleunigung zu erschließen.

[GN⁺]

Hacker-News-Kommentare

• Es gibt die Ansicht, dass LLMs im EDA-Bereich noch einen langen Weg vor sich haben

  • LLMs missverstehen Probleme im Schaltungsdesign und rechnen auch falsch
  • AI-Tools helfen zwar dabei, Schaltungen zu verstehen, übersehen aber einige Funktionen
  • Es werden spezialisierte Tools benötigt

• LLMs können bei der Ideenfindung und in der Lernphase nützlich sein

  • Der Einsatz von LLMs im Kern komplexer Systeme kann Zuverlässigkeitsprobleme verursachen

• Meinung einer Person mit Erfahrung im Qualcomm-DSP-Architekturteam

  • Im Chipdesign wird viel Zeit für Dokumentation und die Beantwortung von Fragen aufgewendet
  • LLMs könnten helfen, diese Aufgaben schneller zu erledigen

• Versuch bei Silogy, mit AI-Agenten das Debugging von Tests zu verbessern

  • Code und Logs werden analysiert, und Hypothesen werden unter Einbeziehung des Feedbacks von Ingenieuren verbessert

• Es gibt die Ansicht, dass der Einsatz von LLMs im Chipdesign nicht einfach ist

  • Wenn der Markt klein ist oder Chips kritisch sind, ist die Wirkung von LLMs begrenzt
  • Chipdesign ist anders als Software kein Bereich, auf den Hacker leicht zugreifen können

• Gegenargument zur Ansicht, dass der Einsatz von AI im Chipdesign komplex ist

  • Es gibt die Erwartung, dass sich die Leistung von LLMs in Zukunft weiter verbessern wird
  • Es werden Beispiele für Fortschritte von LLMs in den Bereichen digitale Kunst und Musik genannt

• Kritik an der Art, wie YC in AI investiert

  • Es gibt die Ansicht, dass der Einsatz von LLMs im Chipdesign technisch nicht tragfähig ist
  • Kritik, dass es YC eher um Gewinnerzielung als um Innovation geht

• Es gibt die Ansicht, dass LLMs für ASIC-Design noch nicht bereit sind

  • Es wird auf die Ineffizienz der von-Neumann-Architektur hingewiesen und ein neuer Ansatz vorgeschlagen
  • Es wird ein Weg vorgeschlagen, Computing mit einer allgemeinen Lösung zu beschleunigen

• Meinung einer Person mit 30 Jahren Erfahrung im Chipdesign

  • Es gibt Versuche, mit AI den Design-Flow zu automatisieren
  • High-Level-Synthese-Tools werden im tatsächlichen Chipdesign kaum eingesetzt