Neues 5-Dollar-Mikrocontroller-Board Raspberry Pi Pico 2 jetzt erhältlich

 (raspberrypi.com)
4 Punkte von GN⁺ 2024-08-09 | 3 Kommentare | Auf WhatsApp teilen

  • Raspberry Pi Pico 2 erscheint

    • Der Raspberry Pi Pico 2 basiert auf dem neuen leistungsstarken und sicheren Mikrocontroller RP2350
    • Er bietet höhere Core-Taktraten, doppelt so viel Speicher, stärkere Arm-Cores, neue Sicherheitsfunktionen und erweiterte Interface-Funktionen
    • Dabei bleibt die Hardware- und Software-Kompatibilität zur bisherigen Pico-Serie erhalten, während Leistung und Funktionen deutlich verbessert wurden
    • Der Preis beträgt 5 US-Dollar

  • RP2040: der Mikrocontroller für Ingenieure

    • Im Januar 2021 wurden der originale Pico und der Mikrocontroller RP2040 veröffentlicht
    • In dreieinhalb Jahren wurden fast 4 Millionen Pico- und Pico-W-Einheiten verkauft
    • Der RP2040 wird in verschiedenen Entwicklungsboards von Drittanbietern und in OEM-Produkten eingesetzt
    • Der RP2040 bietet zwei schnelle 32-Bit-Cores, viel On-Chip-RAM und flexible Schnittstellen
    • Es gibt verschiedene Demos, darunter ein DOOM-Port, ein PalmOS-Port und ein Commodore-64-Cartridge

  • Einführung des RP2350

    • Der RP2350 verfügt über zwei 150MHz Arm Cortex-M33-Cores, 520KB On-Chip-SRAM und eine umfassende Sicherheitsarchitektur
    • Er unterstützt Signed Boot, bietet 8KB On-Chip-OTP-Speicher, einen SHA-256-Beschleuniger und Hardware-TRNG
    • Hinzu kommen eine On-Chip-Switch-Mode-Stromversorgung und ein stromsparender LDO
    • Außerdem gibt es 12 aufgerüstete PIO-State-Machines, das neue HSTX-Peripheriegerät für schnelle Datenübertragung und Unterstützung für externes QSPI-PSRAM
    • Verfügbar sind die Paketoptionen 7×7mm QFN60 und 10×10mm QFN80
    • Der Preis liegt leicht über dem des RP2040

  • Board-Spiel

    • Pico 2 ist mit 4MB externem QSPI-Flash ausgestattet und bietet damit doppelt so viel Speicher wie der ursprüngliche Pico
    • Pico 2 W mit Wireless-Funktionen soll bis Jahresende erscheinen

  • Software und Dokumentation

    • Zeitgleich mit Pico 2 und RP2350 werden aktualisierte Images für Pico SDK, MicroPython und CircuitPython bereitgestellt
    • An Unterstützung für die Sprache Rust wird gearbeitet
    • Der RP2350 wurde als Referenz-Hardwareplattform für die Trusted Firmware-M 2.1.0 LTS Release festgelegt
    • In Zusammenarbeit mit Google erhält das Pigweed SDK native Unterstützung für Pico 2

  • Sicherheitsziel

    • Der Kern des Sicherheitsmodells des RP2350 ist Signed Boot
    • Boot-Sicherheitsimplementierungen anderer Anbieter sind oft anfällig für moderne Fault-Injection-Angriffe
    • Der RP2350 nutzt mehrere Techniken, darunter einen schnellen Hardware-Glitch-Detektor und einen zum Patent angemeldeten redundanten Coprozessor
    • Zur Prüfung der Sicherheitsarchitektur wird mit NewAE und Hextree zusammengearbeitet

  • Partner

    • Gemeinsam mit 4D Systems, Adafruit, Bus Pirate, Cytron, Hellbender, Ignys, Invector Labs, Melopero, NewAE, Pimoroni, Seeed, Solder Party, SparkFun, Switch Science, ThisIsNotRocketScience, Tiny Circuits, Wiznet und weiteren werden verschiedene Produkte entwickelt

  • Zusätzliche Funktionen

    • Der RP2350 enthält zwei Open-Hardware-Hazard3-RISC-V-Cores, die beim Booten anstelle der Cortex-M33-Cores verwendet werden können
    • Hazard3 ist ein hochoptimierter Prozessor mit dreistufiger Pipeline, der den RV32I-Befehlssatz implementiert

  • Credits

    • Die Entwicklung von Pico 2 und RP2350 ist das Ergebnis jahrelanger Arbeit und wurde dank der Zusammenarbeit mehrerer Partner und Teams erfolgreich abgeschlossen

Zusammenfassung von GN⁺

  • Raspberry Pi Pico 2 ist ein neues Mikrocontroller-Board mit deutlich verbesserter Leistung und Sicherheit
  • Der RP2350 bietet schnellere Cores, mehr Speicher und erweiterte Sicherheitsfunktionen
  • In Zusammenarbeit mit verschiedenen Partnern werden mehrere Produkte entwickelt, außerdem gibt es Unterstützung für RISC-V-Cores
  • Der Kern des Sicherheitsmodells ist Signed Boot, das den Schutz des Codes stärkt
  • Pico 2 ist mit dem bisherigen Pico kompatibel, und ein Modell mit Wireless-Funktionen ist ebenfalls geplant

Verwandte Beiträge

3 Kommentare

 
GN⁺ 2024-08-09
Hacker-News-Kommentare

  • Luke liefert Kontext dazu, dass sowohl der Hazard3-Kern als auch der M33-Kern enthalten sind

    • Er erwähnt, dass man die Größe der beiden Kerne nicht vergleichen kann
    • Die endgültige Die-Größe wäre höchstwahrscheinlich auch ohne Hazard3 gleich geblieben
    • Standardzellenlogik lässt sich komprimieren, und Einschränkungen beim Pad-Ring-Design führen dazu, dass die Die-Größe etwas aufgerundet wird
    • Das Tape-out wurde mit einer sehr hohen Standardzellen-Auslastung abgeschlossen, und das Entfernen des RISC-V-Kerns hätte im finalen Layout und bei der STA wohl etwas Stress reduziert

  • Es wird infrage gestellt, warum weiterhin Micro USB verwendet wird

    • Für die nächste Version wurde gehofft, dass trotz leicht höherer Kosten USB-C verwendet wird

  • Es scheint alle Beschwerden über den RP2040 zu beheben

    • Beim Booten kann transparent zwischen Cortex-M33 und RISC-V gewählt werden

  • Es wird gefragt, ob jemand ein All-in-one-Board für das Batteriemanagement kleiner mobiler Geräte kennt

    • ESP32 wurde bereits ausprobiert, und es überraschte, dass es bei AliExpress keine fertigen Boards gibt, die USB-Batterieladung und gleichzeitige Geräteversorgung übernehmen
    • Es soll ein LiPo zum Design hinzugefügt werden, damit es wie ein Mobiltelefon funktioniert

  • Im Vergleich zum RP2040:

    • Größeres Package (60 oder 80 Pins)
    • 2MB-In-Package-Flash-Variante
    • Secure Boot und verschlüsselter Boot
    • Zwei sichere Ausführungskontexte
    • Zufallszahlengenerator
    • SHA-256-Beschleuniger
    • 8kB OTP-ROM (getrennt vom 32kB BOOTROM)
    • 8-Kanal-HSTX-Hochgeschwindigkeits-Seriell-Sender
    • 30->48 GPIO (18 zusätzliche beim 80-Pin-Modell)
    • 8->12 PIO-State-Machines
    • 12->16 DMA-Kanäle
    • RISC-V und ARM (beim Booten wählbar, für jeden Kern einzeln auswählbar)
    • Cortex-M0+->Cortex-M33 (es ist nicht wirklich klar, was das praktisch bedeutet)
    • 133->150 MHz Kerntakt

  • Es wird angemerkt, dass zwei Cortex-M33-Kerne (4.09 CoreMark/MHz) und zwei Open-Source-RISC-V-Hazard3-Kerne (3.81 CoreMark/MHz) cool sind

  • Es kann DOOM ausführen

    • Es wurden beeindruckende Demos wie Graham Sandersons DOOM-Port gesehen

  • Es wurden Leute gesehen, die Tricks wie Write-Trapping und Emulation diskutieren, um externes RAM auf dem RP2040 zum "Funktionieren" zu bringen

    • Im RP2350-Datenblatt steht, dass die neue QSPI-Speicherschnittstelle Read/Write-Memory-Mapping unterstützt
    • Es wird gefragt, ob man PSRAM einfach anschließen kann
    • Die Person ist keine Hardware-Expertin, ist aber sehr neugierig, wie stark die Leistung dadurch steigen könnte

  • Es besteht Überraschung darüber, dass der Chip ein integriertes On-Chip-Switching-Netzteil hat

    • So etwas wurde schon einmal auf einer PCB aufgebaut, wofür eine Induktivität und mehrere unterstützende passive Bauelemente nötig waren
    • Es wird gefragt, wie all das in den Chip hineinpasst

  • Es wird gehofft und dafür gebetet, dass der ADC verbessert wurde
 
bus710 2024-08-09

Um noch etwas mehr zum letzten Teil zu schreiben…
Insbesondere seit Flash-Speicher in MCUs zum Einsatz kommt, ist das Power-Management auf dem Chip zu einem noch wichtigeren technischen Faktor geworden. Wenn das Power-Management nicht sauber funktioniert, werden die Zellen nicht so beschrieben, dass die Retention des Flash erhalten bleibt – ich erinnere mich, dass viele Chiphersteller damit ziemlich zu kämpfen hatten.
Bei diesem neuen Produkt heißt es nun sogar, dass es eine On-Chip-Stromversorgung im Switching-Mode gibt; das ist einerseits beeindruckend, andererseits frage ich mich, wie man das dabei entstehende Rauschen in den Griff bekommen hat.
 
bus710 2024-08-09

Chapless => Fabless