- Aus dem Stealth-Modus hervorgetreten und Early Access für die weltweit erste ChipMaker-Plattform angekündigt
- 3D-Chiplet-Composability, die Milliarden neuer Siliziumprodukte ermöglicht
- Vollautomatisiertes No-Code-Chipdesign auf Chiplet-Basis
- Interaktive RTL-basierte Chip-Emulation ohne Installation
- Roadmap für eine 100-fache Senkung der Chipentwicklungskosten
- ChipMaker-Plattform
- Die traditionellen Kosten für Chipdesign liegen bei über 100 Millionen US-Dollar, und ein Expertenteam benötigt vom Konzept bis zur Produktion 2 bis 3 Jahre
- Chiplet-basiertes Design bietet eine leistungsstarke Lösung für die Zeit- und Kostenprobleme kundenspezifischer ASICs, indem die gesamte Komplexität des Schaltungsdesigns in wiederverwendbaren und verifizierten Chiplets verborgen wird
- Das geht noch einen Schritt weiter, indem nicht nur ein Chiplet-Katalog bereitgestellt wird, sondern eine Plattform geschaffen wird, die automatisiertes Design, Verifikation und die Montage von System-in-Package ermöglicht
- Im webbasierten Tool kann der RTL-Quellcode jedes Chiplets in einem kundenspezifischen SoC mithilfe von Cloud-FPGA implementiert werden, sodass sich kundenspezifische Designs vor der Bestellung realer Geräte schnell und präzise testen lassen
- eFabric Active Interposer
- Bestehende 2D/2.5D-Ansätze für Chiplet-Design sind grundsätzlich bei Shoreline-Bandbreite, Verdrahtungsdistanz und Flexibilität eingeschränkt
- Um diese Probleme zu lösen, wurde eFabric entwickelt, ein aktiver gitterförmiger 3D-Interposer, der die Effizienz der Die-to-Die-Kommunikation und die Composability verbessert
- eFabric unterstützt die Integration hochkritischer Verarbeitungsblöcke mit 3D-angebundenen eBrick-Chiplets sowie die Integration von Off-Package-IO-Funktionen mit 2D-angebundenen UCIe-basierten ioBrick-Chiplets
- Die eFabric-Architektur bietet ein beispielloses Maß an chipletbasierter Leistung und Flexibilität:
- Milliarden einzigartiger System-in-Package-Montageoptionen
- 512Gb/s/mm On-Fabric-Bisektionsbandbreite
- 128Gb/s/mm 2D-Bandbreite für Chiplets
- 128Gb/s/mm2 3D-Bandbreite für Chiplets
- <0.1pJ/Bit Energieeffizienz der 3D-Interconnects
- eBrick 3D Chiplets
- Eine vollständige elektrische und mechanische 3D-Chiplet-Standardspezifikation wurde erstellt, um Plug-and-Play-Chiplet-Composability zu ermöglichen
- Die Wirksamkeit dieser Standards wird durch das Design interoperabler 2mm x 2mm Chiplets namens eBricks belegt:
- Quad-Core-RISC-V-Dual-Issue-Prozessor mit Linux-Unterstützung
- Embedded FPGA mit 5K LUT
- 3MB SRAM -3 TOPS Machine-Learning-Beschleuniger
- Zielmärkte und Verfügbarkeit
- Die composable Chiplet-ASICs von Zero ASIC eignen sich ideal für eine breite Palette energie- und lieferkettenkritischer Anwendungen wie Robotik, Fahrzeugsicherheit, Luft- und Raumfahrt sowie Verteidigung, 5G/6G-Kommunikation, Test und Messtechnik, Software-defined Radio, Smart Manufacturing, medizinische Diagnostik und High Performance Computing
- Die ChipMaker-Design- und Emulationsplattform ist ab sofort unter zeroasic.com zugänglich
Noch keine Kommentare.